原创力文档- 3
- 0
- 约1.22万字
- 约 9页
- 2023-06-28 发布于四川
- 举报
本发明公开了一种实现配置码流自动检纠错的FPGA，涉及FPGA技术领域，该FPGA内部包括自动检纠错电路，ECC编码器在配置码流按用户设计配置链依次写入时，将用户设计配置链写入用户设计配置内存中、对应的用户设计校验码写入用户设计校验内存中，在FPGA在正常运行时，经由检纠错控制器控制ECC校验纠错器可以定期按序遍历所有用户设计配置链，由对应的用户设计校验码对用户设计配置链进行检纠错覆盖写入，从而保证配置码流及对应的校验码的正确性，提高FPGA的运行可靠性。
(19)国家知识产权局
(12)发明专利
(10)授权公告号 CN 113655745 B
(45)授权公告日 2023.04.07
(21)申请号 202110953108.2 (56)对比文件
(22)申请日 2021.08.19
文档评论（0）