一种降低软错误敏感性的高可靠FPGA系统和方法.pdfVIP

下载本文档

2
0
约1.39万字
约 12页
2023-07-02 发布于四川
举报
版权申诉

一种降低软错误敏感性的高可靠FPGA系统和方法.pdf

1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

本发明公开一种降低软错误敏感性的高可靠FPGA系统和方法，包括：脆弱性评估模块，用于评估设计电路的各个子模块的对软错误敏感性，并对各个子模块的对软错误敏感性进行排序；智能容错模块，用于基于所述脆弱性评估模块得到的各个子模块的对软错误敏感性排序，根据用户需求对部分或全部子模块进行备份，以及检测各个子模块是否发生功能错误，在发生错误时将程序逻辑切换至备份的子模块运行；重配置模块，用于对所述智能容错模块检测出的发生功能错误的子模块进行电路错误修复。本发明解决了双模冗余只能检错而无法纠错的缺点，避免了三

(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 113722138 A (43)申请公布日 2021.11.30 (21)申请号 202110999160.1 (22)申请日 2021.08.27 (71)申请人常州苏度科技有限公司