一种基于数据稀疏性的超额行激活存算一体加速器设计.pdfVIP

  • 0
  • 0
  • 约1.07万字
  • 约 10页
  • 2023-07-02 发布于四川
  • 举报

一种基于数据稀疏性的超额行激活存算一体加速器设计.pdf

本发明公开了一种基于数据稀疏性的超额行激活存算一体加速器设计,涉及存算一体架构的神经网络加速器设计领域,包括三部分,构建基于行激活数据的预测机制,建模外围电路器件限制与计算并行度,解决所述外围电路与所述计算并行度的匹配问题;构建行激活超额订阅机制,自适应地调整所述计算并行度和资源使用,解决稀疏数据下计算阵列和所述外围电路利用率低,资源冗余的问题;针对神经网络数据稀疏性的特点,重新规划控制流和数据流,解决了利用数据稀疏性而引入的复杂电路设计的问题。本发明通过预测输出数据规模,建模外围电路器件限制与

(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 113723044 A (43)申请公布日 2021.11.30 (21)申请号 202111061410.3 (22)申请日 2021.09.10 (71)申请人 上海交通大学 地址

您可能关注的文档

文档评论(0)

1亿VIP精品文档

相关文档