- 3
- 0
- 约7.85千字
- 约 8页
- 2023-07-05 发布于四川
- 举报
本发明提出了一种在智能网卡/DPU内降低查找匹配逻辑资源的方法,在智能网卡/DPU的P4数据平面结构中增加LPM流表解析模块,LPM流表拆分及LPM流表映射三个模块;另外,在查找匹配模块中,增加LPM匹配模块,其中包括多级精确匹配SRAM模块及掩码匹配TCAM模块,每个SRAM模块及TCAM模块按照1字节的方式存储,最多可以级联8级以便LPM流表的映射,降低了对LPM匹配的逻辑资源占用,从而降低芯片或者所需选用FPGA的成本。
(19)中华人民共和国国家知识产权局
(12)发明专利
(10)授权公告号 CN 113806403 B
(45)授权公告日 2022.03.15
(21)申请号 202111107845.7 审查员 陈飞
(22)申请日 2021.09.22
原创力文档

文档评论(0)