原创力文档- 0
- 0
- 约3.14万字
- 约 31页
- 2023-07-06 发布于四川
- 举报
本发明涉及一种三维分离栅沟槽电荷存储型IGBT及其制作方法，属于功率半导体器件技术领域。本发明在传统的CSTBT基础上引入P型埋层和与发射极金属等电位的分离栅电极，通过电荷补偿有效的消除N型电荷存储层的掺杂浓度对器件击穿特性的影响，同时可以通过提高N型电荷存储层的掺杂浓度来减小导通压降。本发明将栅电极和分离栅电极放置在同一个沟槽中，并使栅电极沿Z轴方向间隔式排列，一方面可以减小沟道密度，另一方面可以在元胞中形成寄生PMOS结构，有利于减小饱和电流密度，改善短路安全工作区；同时减小栅电容和栅电荷，
(19)国家知识产权局
(12)发明专利
(10)授权公告号 CN 113838917 B
(45)授权公告日 2023.03.28
(21)申请号 202111116191.4 H01L 29/423 (2006.01)
文档评论（0）