实验六基于Multisim的数字频率计仿真设计.pptxVIP

实验六基于Multisim的数字频率计仿真设计第1页/共21页 2 数字频率计是一种用十进制数字显示被测信号频率的数字测量仪器，它的基本功能是测量正弦信号、方波信号、尖脉冲信号以及其他各种单位时间内变化的物理量，因此，它的用途十分广泛。 第2页/共21页 3一、设计目的 1. 掌握Multisim 8的基本操作方法。2. 熟悉常用MSI组合逻辑电路和时序逻辑电路的分析方法与逻辑功能；掌握常用MSI组合逻辑器件和时序逻辑器件组成数字小系统的设计和测试方法。3. 学会使用Multisim 8设计、仿真和调试数字逻辑电路。第3页/共21页 4 图6.1　数字频率计的原理框图 第4页/共21页 5二、数字频率计的基本原理 数字频率计由可控制的计数锁存电路、译码显示电路、石英晶体振荡器及多级分频电路、带衰减器的放大整形电路和闸门电路等4个基本单元电路组成。由晶体振荡器及多级分频电路得到具有固定宽度T的方波脉冲做门控信号，时间基准称为闸门时间T。宽度为T的方波脉冲控制闸门的一个输入端B。被测信号频率为fx，它的周期为Tx，该信号经放大整形后变成序列窄脉冲，送到闸门另一输入端A。当门控信号到来后，闸门开启，周期为Tx的信号脉冲和宽度T为的门控信号相“与”通过闸门，从闸门输出端C输出的脉冲信号送到计数器，计数器开始计数，直到门控信号结束闸门关闭。 第5页/共21页 6单稳态1的暂态送入锁存器的使能端，锁存器将计数结果锁存，计数器停止计数并被单稳态2的暂态清零。若取闸门时间T内通过闸门的信号脉冲个数为N，则锁存器中的锁存计数： (6.1)(6.2)第6页/共21页 7测量频率是按照频率的定义进行的，若T=1s，计数器显示的数字为N，则fx=N。若取T=0.1s通过闸门的脉冲个数为N1时，则 。由此可见闸门时间决定量程，T的大小，可以通过闸门时基选择开关（如图6.3所示）选择，选择大一些，测量准确度就高一些。根据被测频率选择闸门时间，闸门时间为1s，被测信号频率通过计数锁存可直接从计数显示器上读出。若闸门时间为0.ls，则被测信号频率为显示器上读乘以10，其余类推。调试时观测A、B、C、D、E和F各点波形可得一组完整的数字频率计波形，各部分的波形如图6.2所示。第7页/共21页 8图6.2 数字频率计波形第8页/共21页 91. 衰减放大整形电路 衰减放大整形电路包括衰减器、跟随器、放大器、施密特触发器。它将正弦波输入信号Vx整形成同频率方波Vo，测试信号通过衰减开关选择输入衰减倍数，衰减器由分压器构成，幅值过大的被测信号经过分压器分压送入后级放大器，以避免波形失真。由运算放大器构成的射级跟随器起阻抗变换作用，使输入阻抗提高。系统的整形电路由施密特触发器组成，整形后的方波送到闸门以便计数。第9页/共21页 102. 石英晶体振荡器和分频器 若石英晶体振荡器(如图6.3)的振荡频率为4MHz，经过分频器，输出频率的周期范围从1us～10s。根据被测信号频率的大小，通过闸门时基选择开关选择时基。时基信号经过门控电路得到方波，其正脉宽时间T控制闸门的开放时间。图6.3　 晶体振荡器和分频器电路 第10页/共21页 113. 可控制的计数锁存、译码显示电路本电路由计数器、锁存器、译码器、显示器、单稳态触发器组成。其中计数器按十进制计数。如果在系统中不接锁存器，则显示器上的显示数字就会随计数器的状态不停地变化，只有在计数器停止计数时，显示器上的显示数字才能稳定，所以，在计数器后边必须接入锁存器。锁存器的工作是受单稳态触发器控制的，由图6.2的波形关系可以看到。门控波形B的下降沿，使单稳态触发器1进入暂态，单稳态1暂态的上升沿作为锁存器的锁存(使能)脉冲。第11页/共21页 12锁存器在锁存脉冲作用下，将门控信号周期T内的计数结果存储起来，并隔离计数器对译码显示的作用，同时把所存储的状态送入译码器进行译码，在显示器上得到稳定的计数显示。为了使计数器稳定、准确地计数，在门控脉冲结束后，锁存器将计数结果锁存。在单稳态1暂态脉冲的下降沿，使单稳态2进入暂态，利用单稳态2的暂态对计数器清零，清零后的计数器又等待下一个门控信号到来重新计数。 第12页/共21页 134. 闸门电路闸门电路由与门组成，该电路有两个输入端和一个输出端，输入端的一端，接门控信号B，另一端接整形后的被测方波信号A。闸门是否开通，受门控信号的控制，当门控信号为高电平“1”时，闸门开启；而门控信号为低电平“0”时，闸门关闭。显然，只有在闸门开启的时间内，被测信号才能通过闸门进入计数器，计数器计数时间就是闸门开启时间。可见，门控信