24S倒计时实训报告.pdfVIP

文档来源网络 仅供参考 侵权删除 《数字电子技术》课程设计报告 姓 名 学 号 专 业 通信技术 指导教师 实验时间 11 月 28 号 电子信息工程系 2011-2012 学年第一学期 24s 倒计时电路板的设计与制作 一 设计要求：  具有显示 24S 计时功能； 1 文档来源网络 仅供参考 侵权删除  设置外部操作开关，控制计时器的直接清零、启动和暂停/连续功能;  计时器为 24S 递减计时器，其计时时间间隔为 1S； 二 设计要求  画出电路原理图（或仿真电路图）；  元器件及参数选择；  电路仿真与调试； 元件清单：七段显示数码管两个 74ls192 芯片两个 74ls48 芯片 两个 74ls00 一个 74ls32 芯片一个 555 芯片一个 电阻六个 电 容两个 三 制作要求 自行装配和调试，并能发现问题和解决问题。 四 编写设计报告 写出设计与制作的全过程，附上有关资料 和图纸，有心得体会。 五 原理框图 1.设计原理 2 文档来源网络 仅供参考 侵权删除 它包括秒脉冲发生器、计数器、译码显示、控制电路。其中计数器与与控制电路是主 要功能模块。计数器完成 24s 计时功能，而控制电路完成系统的清零、启动、暂停、连续 计数、译码显示电路的显示与灭灯 秒脉冲发生器产生的信号是电路的时钟脉冲和定时标准，但本设计对此信号要求并不 太高，故电路可采用 555 集成电路或由 TTL 与非站组成的多谐振荡器构成。译码显示电路 由74LS48 和共阴极七段显示器组成 2.设计方案 分析设计任务，计数器和控制电路是系统的主要部分。计数器完成 24s 计时功 能，而控制电路具有直接控制计数器的启动、暂停/连续计数、译码显示电路的显示功能。 为 满足系统的设计要求，在设计控制电路时，应正确处理各个信号之间的时序关系。在操 作直接清零开关时，要求计数器清零，数码显示器灭灯。 当启动开关闭合时，控制电路应封锁时钟信号 cp ，同时计数器完成置数功能，译码显 示电路显示“24 ”字样当启动开关断开时，计数器开始计数iv 暂停/连续开关打在暂停位 置上时，计数器停下计数，处于保持状态；当暂停/连续开关打在令人连续进，计数器继续 递减计数。 六 各功能块电路图 1. 74LS192 码递减计数器模块 计数器选用汇总规模集成电路 74LS192 进行设计较为简便，74LS192 是十进制可编程 同步加锁计数器，它采用 8421 码二—十进制编码，并具有直接清零、置数、加锁计数功 能。 下图是 74LS192 外引脚及时序波形图。图中 CP 、CP 分别是加计数、减计数的时钟脉冲 u D 输入端（上升沿有效）。 74LS192 外引脚及时序波形图 计数器在预置数的基础上完成加计数功能，当加计数到 9 时，co 端发出进位下跳变脉冲， 3 文档来源网络 仅供参考 侵权删除 若时钟脉冲加到 CP 端，且 CP =1,则计数器在预置数的基础上完成减计数功能，当减计数 D U 到 0 时，BO 端发出借位下跳变脉冲。 74LS192 它的计数原理是：只有当低位 BO1 端发出借位