原创力文档- 6
- 0
- 约9.52千字
- 约 9页
- 2023-07-22 发布于四川
- 举报
本发明公开一种基于FPGA的大位宽高性能加法器电路。本发明由进位产生模块和求和计算模块组成，以充分发挥FPGA快速进位链的优势；进位产生模块采用了进位选择方法，并利用进位压缩结构快速产生进位Ci，提高了查找表LUT的利用率，减少了所占用的资源；求和计算模块由占用资源最少的行波进位结构实现；在加法器映射到FPGA的过程中，合理的布局规划减少了可编程互连线的使用，缩短了加法器的计算延时。本发明在操作数的位宽较大时，与传统的加法器结构相比，性能更有优势。
(19)中华人民共和国国家知识产权局
(12)发明专利申请
(10)申请公布号 CN 111258538 A
(43)申请公布日
2020.06.09
(21)申请号 20201
文档评论（0）