状态机及其VHDL设计.docVIP

第7章状态机及其VHDL设计 内容纲要：有限状态机（FiniteStateMachine，简称FSM）是一类很重要的时序电路，是好多数字系统的核心部件，也是实时系统设计中的一种数学模型，是一种重要的、易于建立的、应用比较广泛的、以描述控制特点为主的建模方法，它 可以应用于从系统解析到设计的全部阶段。有限状态机的优点在于简单易用，状态间的关系清楚直观。建立有限状态机主要有两种方法：“状态转移图”和“状态转移表”。标准状态机平时可分为Moore和Mealy两各种类。本章主要介绍了基于VHDL的常有有限状态机的种类、结构、功能及表达方法，重点是如何有效地设计与实现。 学习要求：认识状态机的基本结构、功能和分类，掌握有限状态机的一般设计思路与方法、状态机编码方案的恰入采用、Moore和Mealy状态机的实质差异及设计实现。 重点词：状态机(StateMachine)，Moore，Mealy，VHDL设计(VHDLDesign) 状态机的基本结构和功能 一般状态机的VHDL设计 状态机的一般组成 状态机的编码方案 摩尔状态机的VHDL设计 米立状态机的VHDL设计 状态机的基本结构和功能 状态机的基本结构以下列图。除了输人信号、输出信号外，状态机还包括一组存放器记忆状态机的内部状态。状态机存放器的下一个状态及输出，不但同输入信号有关，而且还与存放器的当前状态有关，状态机可以认为是组合逻辑和存放器逻辑的特别组合。它包括两个主要部分：即组合逻辑部分和存放器。组合逻辑部分又可分为状态译码器和输出译码器，状态译码器确定状态机的下一个状态，即确定状态机的激励方程，输出译码器确定状态机的输出，即确定状态机的输出方程。存放器用于储藏状态机的内部状态。 输出 输入 状态 状态 状态 译码 存放 器 器 图 状态机的基本结构 状态机的基本操作有两种： 1．状态机的内部状态变换。 状态机经历一系列状态，下一状态由状态译码器依照当前状态和输入条件决定。 2．产生输出信号序列。 输出信号由输出译码器依照当前状态和输入条件确定。 用输入信号决定下一状态也称为“转移”。除了转移之外，复杂的状态机还拥有重复和历程功能。从一个状态转移到另一状态称为控拟定序，而决定下一状态所需的逻辑称为转移函数。 在产生输出的过程中，依照可否使用输入信号可以确定状态机的种类。两种典型的状态机是米立（Mealy）状态机和摩尔（Moore）状态机。摩尔状态机的输出可是当前状态的函数，而米立状态机的输出一般是当前状态和输入信号的函数。 对于这两类状态机，控拟定序都取决于当前状态和输入信号。大多数合用的状态机都是同步的时序电路，由时钟信号触发进行状态的变换。时钟信号同全部的边沿触发的状态存放器和输出存放器相连，使状态的改变发生在时钟的上升或下降沿。 在数字系统中．那些输出取决于过去的输入和当前的输入的部分都可以作为有限 状态机。有限状态机的全部“历史”都反响在当前状态上。当给FSM一个新的 输入时，它就会产生一个输出。输出由当前状态和输入共同决定，同时FSM也会转移到下一个新状态，也是随着FSM的当前状态和输入而定。FSM中，其内部状态存放在存放器中，下一状态的值由状态译码器中的一个组合逻辑——转移函数产生，状态机的输出由另一个组合逻辑——输出函数产生。 建立有限状态机主要有两种方法：状态转移图（状态图）和状态转移表（状态表）。 它们是等价的，相互之间可以变换。 状态转移图以下列图，图中每个椭圆表示状态机的一个状态，而箭头表示状态之间的一个变换，引起变换的输入信号及当前输出表示在变换箭头上。 摩尔状态机和米立状态机的表示方法不相同，摩尔状态机的状态译码输出写在状态圈内，米立状态机的状态译码输出写在箭头旁，以下列图。 状态 输入 /出 输入 状态 输入 /出 输入 /出 状态 状态 输入 /出 输入 /出 状态 /出 状态 A 状态 I/01 状态 状态 B 图 图 摩尔 状态 和米 转移 立状 图 态机 若是可以写出FSM的状态转移图，就可以使用VHDL的状态机语句对它进行描述。状态转移表形式如表所示。表中的行列出了全部可能的输入信号组合和内部状态以及相应的次状态和输出，所以状态表规定了状态机的变换函数和输出函数。 可是，状态表不合适拥有大量输入的系统，由于随着输入的增加其状态数和系统的复杂性会显然增加。 表状态转移表 现态  输入  次态  输出 S0-Sn  I0-Im  S0-Sn  Q0-QP 状态转移图、状态转移表这两种有限状态机的建立方法是等价的，都描述了同一硬件结构，它们可以相互变换，但各有优缺点，分别合适于不相同场合。 一般状态机的VHDL设计 状态机的一般组成 用VHDL设计有限状态机方法有多种，但最一般和最常用的状态机设计平时包括说明部分，主控时序部分，主控组