8421BCD码异步十进制加计数器与8421码同步十进制加计数器 .docxVIP

PAGE PAGE 1 8421BCD码异步十进制加计数器与8421码同步十进制加计数器 二进制计数器具有电路结构简洁、运算便利等特点，但是日常生活中我们所接触的大部分都是十进制数，特殊是当二进制数的位数较多时，阅读特别困难，还有必要争论十进制计数器。在十进制计数体制中，每位数都可能是0，1，2，…，9十个数码中的任意一个，且“逢十进一”。依据计数器的构成原理，必需由四个触发器的状态来表示一位十进制数的四位二进制编码。而四位编码总共有十六个状态。所以必需去掉其中的六个状态，至于去掉哪六个状态，可有不同的选择。这已在叙述“数制与码制”时争论过。这里考虑去掉1010～1111六个状态，即采纳8421BCD码的编码方式来表示一位十进制数。1、 8421BCD码异步十进制加计数器用JK主从触发器组成的一位异步十进制加计数器如图1(a)所示。1.电路结构由四个JK主从触发器组成，其中FF0始终处于计数状态。Q0同时触发FF1和FF3，Q3反馈到J1，Q2Q1作为J3端信号。2.工作原理(1)工作波形分析法由规律图可知，在FF3翻转以前，即从状态0000到0111为止，各触发器翻转状况与异步二进制递增计数器相同。第八个脉冲输入后，四个触发器状态为1000，此时Q3＝0，使下一个FF0来的负阶跃电压不能使FF1翻转。因而在第十个脉冲输入后，触发器状态由1001变为