深度神经网络FPGA设计与实现课件
第3章 深度神经网络基础层算子介绍; ; (4) 输出特征图尺寸。有了上面三个概念,我们就可以定义卷积运算后输出特征图的尺寸大小了。为了便于说明,定义卷积操作参数如表3-1所示。;?; 假设3?×?3数据矩阵P如图3-1所示(我们常见的图像一般是三通道的,这里为方便理解,举个单通道的例子)。; 首先对矩阵P进行Padding补0,将其扩充至5?×?5的P_padding,如图3-1所示。 Padding?=?n,即在图片矩阵四周补n圈0(此处为方便起见,以Padding?=?1为例,具体Padding值根据实际需求而定)。 然后将P_padding与卷积核Kernel作卷积运算。已知输入特征图尺寸I?=?3,卷积核Kernel尺寸K?=?3,滑动步长S?=?1,Padding像素数P?=?1,则输出特征图尺寸为; 图3-2所示的是使用一个卷积核得到一个特征图的过程,而实际应用中,会使用多个卷积核得到多个输出特征图。; 图3-2中,不同灰度框表示从输入特征图矩阵中依次提取出和卷积核一样大小的块数据。为了提高卷积操作的运算效率,需要进行img2col(图像矩阵转成列)操作,即把这些不同灰度框内的数据向量化。共有3?×?3个向量,最后得到9个向量化的数据矩阵,如图3-3所示。;; 接着进行矩阵相乘操作,即将卷积核Kernel展成行,与图像矩阵展成的
您可能关注的文档
- 深度神经网络FPGA设计与实现 课件 第1、2章 深度学习及AI芯片、 深度学习开发平台.pptx
- 深度神经网络FPGA设计与实现 课件 第5、6章 FPGA神经网络开发基础、 FPGA神经网络计算的RTL级开发.pptx
- 深度神经网络FPGA设计与实现 课件 第7--9章 基于FPGA实现YOLO V2模型计算加速实例分析、 基于OpenCL的FPGA神经网络计算加速开发、 神经网络压缩与加速技术.pptx
- 深度神经网络FPGA设计与实现 课件全套 西电 第1--9章 深度学习及AI芯片--- 神经网络压缩与加速技术.pptx
- 计算机智能导论 课件全套 西电 第1--4章 绪论 从人工智能到计算智能---人工神经网络.pptx
- 最新二年级数学上册期末知识点通关测试.docx
- 高一历史期中:古代教育经典案例.docx
- 最新高一生物下学期期末综合模拟卷(六).docx
- 2025细胞的论述题写作技巧:高一生物期中高分攻略.docx
- 2025三年级数学期末图形旋转角度卷.docx
原创力文档

文档评论(0)