深度神经网络FPGA设计与实现 课件 第7--9章 基于FPGA实现YOLO V2模型计算加速实例分析、 基于OpenCL的FPGA神经网络计算加速开发、 神经网络压缩与加速技术.pptx

第7章 基于FPGA实现YOLO V2模型计算加速实例分析;7.1 神经网络基本算子的FPGA实现;　　通常，在对图7-1所示的神经网络模型和参数分析后，可以把神经网络需要加速计算的任务按计算加速的层级划分为整体神经网络加速、单层神经网络加速、神经网络算子加速三个层次。如图7-2所示的神经网络算子层通常包含矩阵卷积、矩阵乘法、Hadamard积等基本计算单元；常见单层神经网络通常有卷积层、池化层、全连接层、其他非线性函数层等；整体神经网络可以通过单层神经网络搭建，常见的有LeNet、VGGNet、ResNet等。;;;　　当然，也可以把神经网络按需要加速任务的灵活性和加速性能的需求不同，分层设计：　　(1) 专用神经网络加速。　　(2) 可配置神经网络加速。　　(3) 神经网络算子加速。;　　按灵活性和加速性进行分层设计，示意图如图7-3所示，图中L1层为神经网络算子加速，L2层为可配置神经网络加速，L3层为专用神经网络加速。其中，L3层专用神经网络加速性能高，但加速灵活性差；L1层神经网络算子加速灵活性够高，但加速效果相对较差；L2层可配置神经网络加速效果理想，灵活性高。;;7.1.2 卷积算子设计　　当前大多数深度学习模型中的卷积层运算如式(7-1)所示，表示输入通道数为m、输出通道数(也即卷积神经元数量)为n的卷积运算。其特点是：层运算过程中，数