《集成电路设计》试卷及答案（10套）.docxVIP

共 NUMPAGES 5 页 第 PAGE 2 页 PAGE 《集成电路设计》试卷 一、选择题（答案可能不唯一）（10分） 1. 在一般的制程中，下列材料集成电阻，方块电阻（Sheet Resistance）最大的是 ( B ) A. 扩散电阻 B. 阱电阻 C. 多晶硅电阻 D. 铝层连线电阻 2. 下列关于Latch up效应说法不正确的是（ A D ） A. 衬底耦合噪声是造成Latch up问题的原因之一。 B. Latch up效应在电路上可以解释为CMOS集成电路中寄生三极管构成的正反馈电路。 C. Latch up效应与两个寄生三极管的放大系数有关。 D. Latch up效应与阱和衬底的掺杂浓度无关。 3. 耗尽型NMOS晶体管的阈值电压（ D ） A．大于零 B．等于零 C．大于0.7V D．小于零 4. 在做集成电路的多晶硅电容设计时，要计算每个电容的容值，那么电容的面积大小是怎样计算的？（C） A．第一层多晶硅的面积 B. 第二层多晶硅的面积 C. 二层多晶硅重叠后的面积 5. 下列关于DRC文件说明正确的是（ A C ） A DRC 文件中定义了各个层之间的逻辑操作，关系操作等。 B DRC 的工作原理是统一的，因此一个DRC文件可以用于各种不同的DRC工具。 C DRC 文件是使