一种基于存算一体技术的高吞吐量LDPC编码器.pdfVIP

下载本文档

2
0
约1.18万字
约 12页
2023-08-09 发布于四川
举报
版权申诉

一种基于存算一体技术的高吞吐量LDPC编码器.pdf

1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

本发明提供了一种基于存算一体技术的高吞吐量LDPC编码器，包括码字缓存控制模块、信息位缓存模块、存算一体核、异或门阵列、奇偶判断模块以及校验位缓存控制模块；存算一体核负责编码运算的乘累加计算；异或门阵列负责校验码元部分和输出进行无进位累加；码字缓存控制模块、信息位缓存模块和校验位缓存控制模块分别负责缓存；奇偶判断模块负责进行奇偶判断。该编码器通过使用存算一体核，以SRAM阵列存储单元的多行字线读取、位线电流累加的计算特点，高效地映射LDPC编码算法数据的乘累加操作，从而以较小的面积开销得到更高的

(19)国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 116566400 A (43)申请公布日 2023.08.08 (21)申请号 202310412572.X G11C 11/419 (2006.01)