-通信工程-开题报告.pdfVIP

毕业论文开题报告撰写要求 1.开题报告的主要容 1〕课题研究的目的和意义； 2〕主要参考文献综述； 3〕课题研究的主要容； 4〕研究方法； 5〕实施计划。 6〕主要参考文献：不少于5篇，其中外文文献不少于1篇。 2．撰写开题报告时，所选课题的课题名称不得多于25个汉字， 课题研究份量要适当， 研究容中必须有自己的见解和观点。 3.开题报告的字数不少于3000字〔艺术类专业不少于2000字〕， 其中，主要参考文献综述字数不得少于1000字，开题报告的格式按 学校《本科毕业设计/论文撰写规》的要求撰写。 4. 指导教师和责任单位必须审查签字。 5．开题报告单独装订，本附件为封面，后续表格请从网上下载 并用A4纸打印后填写。 6. 此开题报告适用于全校各专业，局部特殊专业需要变更的， 由所在院〔系〕在此根底上提出调整方案，报学校审批后执行。 0 / 10 武昌首义学院本科生毕业论文开题报告 学 生 姓 名 学 号 专业班级 院〔系〕 指导教师 职称 课题名称 基于FPGA 的图像数据处理FIFO核设计 1. 课题研究的目的和意义 异步 FIFO(FirstInFirstOut,先进先出对列)存储器是一种在数字系统中得到广泛 应用的先进先出逻辑器件。在现代集成电路芯片 ,由于设计规模的不断扩大,一个系统 中往往含有多个时钟,使用异步FIFO 可以在两个不同时钟系统之间,快速而方便地传输 实时数据,所以异步FIFO 常用于数据的缓存和容纳异步信号的频率或相位的差异。数据 读、写操作是跨时钟域的，因而数据的丧失概率不为零。对于异步FIFO 存储器而言， 数据是由某一个时钟域的控制信号写人 FIFO,而由另一个时钟域的控制信号将数据读 出FIFO。 异步FIFO 电路是现代集成电路芯片飞速开展的产物，应用领域十分广泛，潜在市 场需求量十分庞大，但由于国对该方面研究起步较晚，国的一些研究所和厂商开发的 FIFO 电路还远不能满足市场和军事需求，所以对异步FIFO 电路的研究非常的具有意义。 0 / 10 2．主要参考文献综述 在 20 世纪 80 年代早期对 FIFO 存储器的容量和速度需求都很低，所以那时的 FIFO 芯片是基于移位存放器的中规模集成〔MSI〕器件，由于这种芯片在容量不会太大，所 以其速度也不可能很快。新型的FIFO 芯片是基于 RAM 结构的大规模集成〔LSI〕电路， 其部存储单元使用一个双端口 RAM，具有输入和输出两套数据线。由于采用RAM 结构， 数据从写入到读出的延迟时间将大大缩短。这种芯片能在存储宽度和深度上得到很大的 开展。目前，为了更大的提高芯片容量，其部存储单元使用动态RAM 代替静态 RAM，并 [1] 在芯片部集成刷新电路，通过部仲裁单元控制器件的读写与自动刷新操作 。 国外设计 FIFO 时，通常使用两种方法，一是利用可编程逻辑器件来构造 FIFO(如 Xilinx 公司)，二是利用 Verilog、VHDL 等硬件描述语言来对 FIFO 的功能结构进展描 述。在大局部的 EDA 软件中，都是通过综合器来完成对 EDA 等硬件语言的编译的，综合 器将硬件描述语言的描述转变为物理可实现的电路形式，由于FIFO 是基于 RAM 结构的， 大局部的参考资料都是建立在数组存取的根底上对 FIFO 进展描述的，然而综合器对数 组的综合一般是将其转变为存放器的结构，这带来的缺陷是综合后的结构会非常庞大， [2] 造成在大容量的 FIFO 设计时，会产生大量面积的浪费，甚至无法集成 。 近年来随着 FPGA( Field Programmable Gate Arr