TMS320F28335中文资料资料讲解 .pdfVIP

TMS320F28335中⽂资料资料讲解 T M S320F28335中⽂ 资料 TMS320F28335中⽂资料 TMS320F28335采⽤176引脚LQFP四边形封装，其功能结构参见参考⽂献。其主要性能如下： ⾼性能的静态CMOS技术，指令周期为6．67 ns，主频达150 MHz； ⾼性能的32位CPU，单精度浮点运算单元(FPU)，采⽤哈佛流⽔线结构，能够快速执⾏中断响应，并具有统⼀的内存管理模 式，可⽤C／C++语⾔实现复杂的数学算法； 6通道的DMA控制器； ⽚上256 Kxl6的Flash存储器，34 Kxl6的SARAM存储器．1 Kx16 OTPROM和8 Kxl6的Boot ROM。其中 Flash，OTPROM，16 Kxl6的SARAM均受密码保护； 控制时钟系统具有⽚上振荡器，看门狗模块，⽀持动态PLL调节，内部可编程锁相环，通过软件设置相应寄存器的值改变CPU 的输⼊时钟频率； 8个外部中断，相对TMS320F281X系列的DSP，⽆专门的中断引脚。GPI00~GPI063连接到该中断。GPI00⼀GPI031连接到 XINTl，XINT2及XNMI外部中断，GPl032~GPI063连接到XINT3⼀XINT7外部中断； ⽀持58个外设中断的外设中断扩展控制器(PIE)，管理⽚上外设和外部引脚引起的中断请求； 增强型的外设模块：18个PWM输出，包含6个⾼分辨率脉宽调制模块(HRPWM)、6个事件捕获输⼊，2通道的正交调制模块 (QEP)； 3个32位的定时器，定时器0和定时器1⽤作⼀般的定时器，定时器0接到PIE模块，定时器1接到中断INTl3；定时器2⽤于DSP ／BIOS的⽚上实时系统，连接到中断INTl4，如果系统不使⽤DSP／BIOS，定时器2可⽤于⼀般定时器； 串⾏外设为2通道CAN模块、3通道SCI模块、2个McBSP(多通道缓冲串⾏接⼝)模块、1个SPI模块、1个I2C主从兼容的串⾏总 线接⼝模块； 12位的A／D转换器具有16个转换通道、2个采样保持器、内外部参考电压，转换速度为80 ns，同时⽀持多通道转换； 88个可编程的复⽤GPIO引脚； 低功耗模式； 1．9 V内核，3．3 V I／O供电； 符合IEEEll49．1标准的⽚内扫描仿真接⼝(JTAG)；TMS320F28335的存储器映射需注意以下⼏点： ⽚上外设寄存器块0~3只能⽤于数据存储区，⽤户不能在该存储区内写⼊程序。 OTP ROM区(0×38 0000~0×38 03FF)为只读空间，存储A/D转换器的校准程序，⽤户不能对此空间写⼊程序。 即使不应⽤eCAN模块，也应使能时钟模块，将为eCAN分配的RAM空间⽤作⼀般RAM。 如果设置安全代码，存储器区域Ox33FF80~0×33FFF5需全部写⼊数据0×0000，⽽不能⽤于存储程序或数据。反 之，0×33FF80~Ox33FEF可以存储数据或程序，其中0×33FFF0~Ox33FFF5只能存储数据。 3仿真⼯具和开发环境 TMS320F28335开发⼯具有：标准的优化C／C++编译／汇编／连接器，CCS集成开发环境，评估板和XDS510仿真器。其中 CCS是⼀个界⾯友好，功能完善的集成的开发平台，具有编辑、汇编、编译、软硬件仿真调试功能。 4最⼩应⽤系统 采⽤TMS320F28335组成应⽤系统，⾸先考虑TMS320F28335所具有的各种功能是否满⾜应⽤系统要求。如能满⾜则该系统 为最⼩应⽤系统。⼀个最⼩应⽤系统包括复位电路，时钟电路、电源及存储器等。对于TMS320F28335，其具有⽚上 Flash，0TPROM及SARAM存储器在设计最⼩应⽤系统时⽆需考虑外部存储器接⼝问题。 4 ．1 复位电路的设计 复位采⽤上电复位电路，由电源器件给出复位信号。⼀旦电源上电，系统便处于复位状态，当XRS为低电平时，DSP复位。 为使DSP初始化正确，应保证XRS为低电平并⾄少保持3个CLKOUT周期，同时在上电后，该系统的晶体振荡器⼀般需要 100~200 ms的稳定期。所选的电源器件TPS73HD30l⼀旦加电，其输出电压紧随输⼊电压，当输出电压达到启动RESET的最 ⼩电压时(温度为25℃时，其电压为1．5 V)，引脚RESET输出低电平，并且⾄少保持 200ms，从⽽满⾜复位要求。 4 ．2 时钟电路的设计 向DSP提供时钟⼀般有2种⽅法：⼀种是利⽤DSP内部所提供的晶体振荡器电路，即在DSP的Xl和X2引脚之间连接⼀晶体来 启动内部振荡器；另⼀ 种⽅法是将外部时钟源直接输⼊X2／CLKIN引脚，Xl悬空，采⽤已封装晶体振荡器。鉴于从资源利⽤和电路设计的简单性考