DSP芯片的原理与开发应用【总结】 .pdfVIP

第一章： DSP定义：是指利用计算机，微处理器或专用处理设备，以数字形式对信号进行的采集，交换，铝箔，估值，增强，压缩，识别等处 理。 DSP实现的方法：1，在通用的计算机上用软件实现；2，在通用的计算机系统上加上专用的加速处理机实现；3，用通用的单片机实现； 4，用通用的可编程DSP新拍实现；5，用专用的DSP芯片实现。 DAP系统的构成： DSP系统的设计： DSP芯片的优点：1，在一个指令周期内一般至少可以完成一次乘法和一次加法；2，程序空间和数据空间分开，可以同时访问指令和 数据；3，片内具有快速RAM，通常可通过独立的数据总线在两块中同时访问；4，具有低开销或无开销循环及跳转的硬件支持；5，快 速的中断处理和硬件I/O支持；6，具有在单调周期内操作的多个硬件地址生产器；7，可以并行执行多个操作；8，支持流水线操作， 使取值，译码和执行等操作可以并行执行。 DSP芯片的特点：1，哈佛结构；2，流水线操作；3，专用的硬件乘法器；4，高效的DSP指令；5，快速的指令周期。 DSP芯片运算速度衡量标准：1，指令周期；2，MAC时间；3，FFT执行时间；4，MIPS；5，MOPS；6，MFLOPS；7，BOPS 第二章 DSP芯片的基本结构大致可以分为CPU、总线、存储器以及集成 外设与专用硬件电路等部分。CPU主要包括算术逻辑单元（ALU）、 累加器 （ACC）、乘累加单元（MAC）、移位寄存器和寻址单元等。 存储器包括片内ROM、Flash、单访问RAM（SARAM）、双方文RAM （DARAM）。集成外设与专用硬件电路包括片内各种类型的串行接 口、主机接口、定时器、时钟发生器、锁相环以及各种控制电路。 总线在CPU与存储器、集成外设和专用硬件电路等部分之间传送 指令和数据，起到桥梁的作用。 （MS320系列）中央处理单元DSP芯片的CPU主要由以下几个部分组成：指令解码部分、运算与逻辑部分、寻址部分；运算与逻辑部 分一般包括：累加器ACC、桶形位移寄存器、乘累加单元（MAC） 哈佛结构：主要特点是将程序和数据存储在不同的存储空间中，即程序存储器和数据存储器是两个相互独立的存储器，每个存储器独 立编址，独立访问。与两个存储器相对应的是系统中设置了程序总线和数据总线两条总线，从而使数据得吞吐率提高了一倍。（加图） 哈佛结构的改进 （TMS320DSP芯片在基本哈佛结构的基础上做了改进）2.指令存储在高速缓冲中，当执行此指令时，不需要再从存储 器中读取指令，节约了一个指令周期的时间。 流水线操作原理：将指令分为几个子操作，不同子操作由不同的单元完成，每隔一个时钟周期，每个单元就可以进入一条新指令。因 此在同一个时钟周期内，在不同的单元可以处理多条指令，相当于并行执行了多条指令。 TMS320C54x采用6级流水线 TMS320C55x系列DSP芯片中，数据空间的前96个地址单元内 （0000h-005Fh）包含有CPU的映射寄存区。在程序空间的前192个地址 单元内 （0000h~00BFh）也有相对应的一个块，建议不要将代码写入这些地址中。 TMS320C5000系列DSP芯片目前包括了TMS320C54x和TMS320C55x两大类。这两类芯片完全兼容，所不同的是TMS320C55x具有更低的 功耗和更高的性能。 TMS320C54x的主要特点包括：（1）运算速度快。运算速度为30—532MIPS。（2）优化的CPU结构。内部有一个40位的算术逻辑单元， 两个40位的累加器，两个40位的加法器，一个17*17的乘法器和一个40位的桶形移位器。（3）低功耗方式。TMS320C54xDSP核可以 在3.3V、2.5V、1.8V甚至1.2V的低电压下工作，三个低功耗方式（ IDLE1、IDLE2和IDLE3）可以节省DSP的功耗。（4）智能外设。 除了标准的串行口和时分复用（TDM）串行口外，还提供了自动缓冲串行口BSP、多通道缓冲串行口McBSP和与外部处理器通信的HPI 接口。 第三章 DSP芯片包括定点芯片和浮点芯片两大类，其中定点芯片的操作数一般是整型数，而浮点芯片的操作数可以是整型数，也可以是小数。 在定点DSP芯片中，采用定点数进行数值运算，其操作数一般采用整型数来表示。一个整型数的最大表示范围取决于 DSP芯片所给定 的字长，一般为16位或24位。字长越长，所能表示的数的范围越大，精度也越高。 数的定标：就DSP芯片而言，参与数值元算的数就是16位的整型数。但在许多情况下，数学运算过程中的数不一定都是整数。通过由 程序员来确定一个数的 “小数点”处于16位中的哪一