EDA电子钟实验报告_2.docVIP

电工电子实习 实验报告 姓 名 师元康 班 级 网络09K2 学 号 091909030212 实验目的： 1、掌握多位计数器相连的设计方法。 2、掌握十进制、六十进制和二十四进制计数器的设计方法。 3、巩固数码管的驱动原理及编程方法。 4、掌握CPLD技术的层次化设计方法。 实验要求： 基本要求：具有时、分、秒计数显示功能，以二十四小时循环计时。 扩展要求：具有调整时间的功能以及整点报时功能。 实验原理： 计数时钟由模60秒计数器，模60分计数器，模24小时计数器，蜂鸣器，分/时设定模块及输出显示模块构成，秒计数模块的进位输出为分钟计数模块进位输入，分钟计数模块的进位输出为小时计数模块的进位输入。其中秒块应有分钟设定，分钟模块中应有小时设定。闹钟和校时功能都是在简单计数器的基础上，通过一系列的逻辑门电路来实现的。 实验结果（电路图、仿真波形以及说明）： 1、60进制计数器 电路图： 仿真波形： 分析： 秒（分）个位在CLK外加脉冲的作用下从0开始计数，当计数到9时，由与非门向十位CLK输入0信号，下一时刻，CLK输入变为1，而十位的74160芯片收到上升沿而计数加一，同时个位计数器清零。而十位计数到5时，同样由与非门向分（时）的个位输入0信号，下一时刻，CLK输入变为1，同时通过LDN对十位进行清