时序控制全数字DLL控制电路、NAND FLash控制器控制方法.pdfVIP

下载本文档

3
0
约1.46万字
约 14页
2023-08-19 发布于四川
举报
版权申诉

时序控制全数字DLL控制电路、NAND FLash控制器控制方法.pdf

1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

本发明提出了一种时序控制全数字DLL控制电路、NANDFLash控制器控制方法，通过延迟锁定环实现对DQS进行90度延迟，送至NANDFlash控制器，保证从中间采样数据，完成数据精确地写入至存储器阵列和从阵列中读取数据；所述延迟锁定环由全数字电路构成，相比传统的模拟DLL电路，本发明的全数字具有功耗小，可移植性好，结构简单的优点，可实现90度、180度等多个相位延迟并具有自我调节能力，其中相位延迟的具体值可由应用层软件通过CPU写寄存器配置，采用增加或者减少延迟链中的延迟单元级数，来实现所

(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 106374916 A (43)申请公布日 2017.02.01 (21)申请号 20161