一种多模块芯片顶层时钟树设计方法及系统.pdfVIP

下载本文档

1
0
约1.22万字
约 16页
2023-08-26 发布于四川
举报
版权申诉

一种多模块芯片顶层时钟树设计方法及系统.pdf

1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

本申请公开了一种多模块芯片顶层时钟树设计方法及系统，涉及集成电路自动化设计领域。具体实现方案为：利用EDA工具完成顶层模块、逻辑单元以及元器件的布局；根据顶层逻辑单元与顶层模块之间时钟传播关系，按照互连线距离插入缓冲器单元并创建顶层模块与顶层逻辑单元之间时钟树；利用EDA软件将创建顶层模块与顶层逻辑单元之间时钟树所用的缓冲器单元替换成反相器单元；先将顶层模块与顶层逻辑单元之间的时钟树进行局部布线，再利用EDA软件完成全局时钟树综合、布线。本方法有助于降低到达模块时钟延迟，减小受到OCV影响，减少

(19)国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 116644711 A (43)申请公布日 2023.08.25 (21)申请号 202310623451.X (22)申请日 2023.05.30 (71)申请人上海亿家芯集成电路设计有限公司地