使用新技巧设计PCB时抗静电放电的方法.docxVIP

使用新技巧设计 时抗静电放电的方法 在板的设计当中，可以通过分层、恰当的布局布线和安装实现的抗 设 计。通过调整布局布线，能够很好地防范 。尽可能使用多层，相对于双面 而言，地平面和电源平面，以及排列紧密的信号线地线间距能够减小共模阻抗 和感性耦合，使之达到双面的 到 。对于顶层和底层表面都有元器件、 具有很短连接线。 来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤， 例如穿透元器件内部薄的绝缘层损毁 和 元器件的栅极； 器件中的触发器锁死；短路反偏的 结；短路正向偏置的 结；熔化有源器 件内部的焊接线或铝线。为了消除静电释放 对电子设备的干扰和破坏，需 要采取多种技术手段进行防范。 在板的设计当中，可以通过分层、恰当的布局布线和安装实现的抗 设计。 在设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整 布局布线，能够很好地防范。以下是一些常见的防范措施。 尽可能使用多层，相对于双面而言，地平面和电源平面，以及排列紧密的信号 线地线间距能够减小共模阻抗和感性耦合，使之达到双面的 到 。 尽量地将每一个信号层都紧靠一个电源层或地线层。对于顶层和底层表面都有元 器件、具有很短连接线以及许多填充地的高密度，可以考虑使用内层线。 对于双面来说，要采用紧密交织的电源和地栅格。电源线紧靠地线，在垂直和 水平线或填充区之间，要尽可能多地连接。一面的栅格尺