- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
数字系统设计hdl 课后答案
【篇一:数字系统设计与 verilog hdl】
ss=txt(复习)
eda(electronic design automation)
就是以计算机为工作平台,以 eda 软件工具为开发环境,以 pld 器 件或者 asic 专用集成电路为目标器件设计实现电路系统的一种技术。1.电子 cad(computer aided design)
2.电子 cae(computer aided engineering) 3.eda(electronic design automation) eda 技术及其发展
p2
eda 技术的应用范畴
1.3 数字系统设计的流程基于 fpga/cpld
的数字系统设计流程
原理图输入(schematic diagrams ) 2、硬件描述语言 (hdl 文本输入)
设计输入
硬件描述语言与软件编程语言有本质的区别综合(synthesis)
将较高层次的设计描述自动转化为较低层次描述的过程
行为综合:从算法表示、行为描述转换到寄存器传输级( rtl)
逻辑综合:rtl 级描述转换到逻辑门级(包括触发器)
版图综合或结构综合:从逻辑门表示转换到版图表示,或转换到
pld 器件的配置网表表示
综合器是能自动实现上述转换的软件工具,是能将原理图或 hdl 语言描述的电路功能转化为具体电路网表的工具
适 配
适配器也称为结构综合器,它的功能是将由综合器产生的网表文件 配置于指定的目标器件中,并产生最终的可下载文件
对 cpld 器件而言,产生熔丝图文件,即 jedec 文件;对 fpga 器件则产生 bitstream 位流数据文件
p8
仿真(simulation)
功能仿真(function simulation) 时序仿真(timing simulation) 仿真是对所设计电路的功能的验证p9
编程(program)
把适配后生成的编程文件装入到 pld 器件中的过程,或称为下载。通常将对基于 eeprom 工艺的非易失结构 pld 器件的下载称为编程
(program),将基于 sram 工艺结构的 pld 器件的下载称为配置
(configure)。习 题
现代 eda 技术的特点有哪些?
什么是 top-down 设计方式?
数字系统的实现方式有哪些?各有什么优缺点?
什么是 ip 复用技术?ip 核对 eda 技术的应用和发展有什么意义?
用硬件描述语言设计数字电路有什么优势?
基于 fpga/cpld 的数字系统设计流程包括哪些步骤?
什么是综合?常用的综合工具有哪些?
功能仿真与时序仿真有什么区别? 第 2 章 fpga/cpld 器件
pld 的分类pld 的发展历程
pld 的集成度分类 可编程逻辑器件(pld)简单 pld 复杂 pld
pla pal gal cpld fpga 一般将 gal22v10(500 门~750 门 )作为简单 pld 和高密度 pld 的分水岭
pld 器件按照可以编程的次数可以分为两类:
一次性编程器件(otp,one time programmable)
可多次编程器件
otp 类器件的特点是:只允许对器件编程一次,不能修改,而可多次编程器件则允许对器件多次编程,适合于在科研开发中使用。按编程特点分类
p15
熔丝(fuse)
反熔丝(antifuse)编程元件
紫外线擦除、电可编程,如 eprom。
电擦除、电可编程方式,(eeprom、快闪存储器(flash memory)),如多数 cpld
静态存储器(sram)结构,如多数 fpga
按编程元件和编程工艺分类
pld 器件的原理结构图
pld 的基本原理与结构pld 电路符号表示
与门、或门的表示
pld 连接表示法
【篇二:数字系统设计与 verilog_hdl_王金明_第四版
eda 期末知识点复习(宁波工程学院电科版)】
更适合用于描述规模大、功能复杂的数字系统
语言标准化、便于设计的复用、交流、保存和修改
设计与工艺的无关性,宽范围的描述能力,便于组织大规模、模 块化的设计
2、verilog 模块的结构
模块声明:包括模块名字、模块输入、输出端口列表,结束关键字 为 endmodule 端口定义:格式为:input: 端口名 1,端口名 2?端口名 n;
output: 端口名 1,端口名 2?端口名 n; inout: 端口名 1,端口名 2?端口名 n;
3、标识符是用户在编程时给 verilog 对象起的名字,模块、端口和实例的名字都是标识符。标识符可以是任意一组字母、数字以及符号“$”和“_”的组合,但标识符的第一个字符必须是字母(a-z,a-z) 或者是下划线“_”,标识符最长可包含 1023 个字符,此外,标识符区分大小写。
4
文档评论(0)