第六章 异步时序逻辑电路.pptVIP

　　3. 总态图 　　电平异步时序逻辑电路在输入信号作用下存在稳态和非稳态，而且在同一输入信号作用下，可能有一个稳态也可能有多个稳态，为了对电路的工作状态和逻辑功能作出确切的说明，除了流程表和常用的时间图外，引入了总态和总态图的概念。 　　总态：指电路输入和二次状态的组合，记作(x,y)。 　　在流程表中，代表某种输入取值的一列和代表某个二次状态的一行的交叉点对应一个总态。 　　总态图：反映稳定总态之间转移关系及相应输出的一种有向图。 第三十页，共七十三页，2022年，8月28日 　　一个电平异步时序逻辑电路的逻辑功能，是由该电路在输入作用下各稳定总态之间的转移关系以及各时刻的输出来体现的。总态图能够清晰地描述一个电路的逻辑功能。 　　例如，R-S触发器的流程表所对应的总态图如下图所示。 　　　　　(00,0)/0　　　　　(01,1)/1 　　　　　(10,0)/0　　　　　(00,1)/1 第三十一页，共七十三页，2022年，8月28日 6.2.2 电平异步时序逻辑电路的分析 　　(1)根据逻辑电路图写出输出函数和激励函数表达式； 　　(2)作出流程表； 　　(3)作出总态图或时间图； 　　(4)说明电路逻辑功能 。 一、 一般步骤 　 第三十二页，共七十三页，2022年，8月28日 二、举例 例 分析下图所示电平异步时序逻辑电路。 　　解 该电路有两个外部输