基于FPGA的高速系统设计概述.pptxVIP

学生：李琛 学号老师：王虹现;bu;课题概述;总体结构设计：;核心部分：数据交换模块设计 1.主要作用： 从各个模块的输出端口接收数据； 决定数据是否经过存储然后转发； 将数据发送到各模块的输入端口； 主要结构： 提供公共的可配置的控制/状态寄存器组; 对各个模块的输入输出数据流进行分配和连接; 输出各个模块的控制信号; 提供FIFO 或RAM 对各个模块的数据进行缓存或处理;;di;已完成部分：FPGA相关知识的学习模块组成及功能（基础）： 可编程输入输出单元：芯片与外界电路的接口部分，完成不同电气特性下对输入/输出信号的驱动与匹配要求 可配置逻辑块（CLB)：每个CLB都包含一个可配置开关矩阵，此矩阵由4或6个输入、一些 选型电路（多路复用器等）和触发器组成。开关矩阵是高度灵活的，可以对其进行配置以便处理组合逻辑、移位寄存器或RAM 数字时钟管理模块（DCM）：大多数FPGA均提供数字时钟管理 嵌入式块RAM（BRAM）：块RAM可被配置为单端口RAM、双端口 RAM、内容地址存储器 （CAM）以及FIFO等常用存储结构 丰富的布线资源 底层内嵌功能单元;关键环节：RapidlO协议交换概述 RapidlO协议：能够实现芯片与芯片及板子与板子之间高速通信的一种互联协议,操作的核心是包和控制符号。包由事物可以准确可 靠地传送至目标端点所必需的信息字段构成。控制符号用于管理 RapidlO物理层互连的事务流，也用于包确认，流量控制和维护。;传输过程：;RapidlO数据包接收：;RapidIO数据发送：;包格式：;传输层的包字段：;交换结构：SWITCH结构的RapidIO包交换系统;后期工作安排;论文结构初步构思： 第一章 绪论 主要论述课题的研究背景，介绍总体设计的构思 FPGA相关术的发展情况，最后简要介绍了课题完成的主要工作和论文的结构安排。 第二章 自己所选择系列FPGA的性能和设计技术。主要介绍了它的结构特点和核心技术，以及它的核心设计流程。 第三章 基于FPGA的Rapid IO协议的设计与实现 第四章 基于FPGA高速数据交换设计系统具体的软、硬件设计方法和仿真结果。 第五章结束语。;谢谢