传输门逻辑课件.pptxVIP

传输门逻辑*静态逻辑电路BBApppBAAAOOnOnABABn 输入信号加在栅极上，而输出电压从漏极输出 输出为低电平逻辑时，NMOS网 工作 输出为高电平逻辑时，PMOS 网工作优点：低功耗缺点：随着逻辑的复杂性增加，晶体管成倍增加*逻辑门的设计传输门逻辑传输门逻辑电路 输入信号可以从栅极、源极、漏极输入 使用传输门构成传输门逻辑*逻辑门的设计传输门逻辑s1aaabs2baacccbbbabc001010100111s2s1c00High-Z01a10b11c=a=babc000011101110MUXXORXNOR特点：需要的晶体管数目少一般情况下，不使用S1=S2通常栅控制极上采用反向信号*Vdd-VthCBBAA（C：高电平）NMOS传输门NMOS不能够正确的传输高电平2.5V2.5V2.5V1.7V2.5V1.7V2.5V1.7V2.5V0.9V电荷保持电路 为了恢复全振幅，输出端用反向器驱动。*逻辑门的设计基本的传输门2.52.52.52.52.51.702.52.50?1.7002.5*1.传输高电平节点n1电位升高，当电位大于反向器IV1的逻辑阈值时，反向器输出低电平，此低电平加在P1管上，P1管导通，n1的电位可以上升到VDD。p1n1IV12.传输低电平节点n1电位较低，当电位小于反向器IV1的逻辑阈值时，反向器输出高电平，此高电平加在P1管上，P1管截止，n1的电位保持传输来的低电平。*逻辑门的设计基本的传输门CBVthBAAPMOS传输门PMOS不能够正确的传输低电平（C：低电平）通常在传输固定的高电平时用*逻辑门的设计基本的传输门BACMOS传输门AB传输高电平时PMOS工作，传输低电平时NMOS工作 高电平、低电平都可以正确传输但是、电路规模增大*逻辑门的设计信号传输延迟时间L?HL?HLHL?HH?LVDD-VTHHH?LH?LHL?HL?H信号传输的4种模式1.栅控制端L?H, 漏极H, 源极L与静态逻辑门相同2.栅控制端L?H, 漏极L, 源极H多数情况下漏源电压较小，传输门晶体管工作在非饱和区，可将管子看作电阻。但是，由于高电平输出只能达到VDD-VTH,因此tPLH较大。3.栅控制端H, 漏极H?L, 源极H?L4.栅控制端H, 漏极L?H, 源极L?HVDD-VTH*逻辑门的设计信号传输延迟时间R1R2Ri-1RiRn12i-1inVinC1C2Ci-1CiCn将晶体管作为电阻时：Elmore 近似公式 节点i的时定常数为：tDi=C1R1+C2(R2+R1)+……Ci(R1+R2+…+Ri)传输门单元串联接续时，段数增加，延迟时间变大，需要随处插入反向器。（通常串联接续段数控制在4内）*传输门逻辑B1.5/0.250.5/0.25A0.5/0.25BF= A?B00.5/0.25B=VDD, A=0?VDDVout, VA=VDD, B=0?VDDA=B=0?VDDVin, V*传输门逻辑AAAABBBBBBBBAAAF=A+BF=A?BF=ABBBF=A+BF=A?BF=ABAOR/NORXOR/XNORAND/NAND相同的电路结构，输入信号不同时，构成不同的逻辑功能*传输门逻辑版图举例YXXXXY*传输门逻辑举例I1I1I1OI3OI4I2SSSI1I1SOI2I2O14Tr（静态逻辑）2输入MUX4输入MUXI1OI1I2I2S8TrOI3I47TrS1S2*传输门逻辑举例AAOOBBAABBBBOOBBOOBB8TrAA2输入XOR（异或门）2输入XNOR（同或门）ABO000011101110ABO0010101001117Tr7Tr8Tr*移 位 器在实际数据计算时，有时需要进行数据的移位计算。如：1000?? 81000右移一位，变为0100100?? 41000右移两位，变为001010?? 2每右移一位就相当于除2*例： 5位移位器4位移位动作2位移位不动作1位移位动作移位器*aaaacaabba于BDD的自动逻辑生成ccbbbbaaaa*yzyyAXXBCXXXXBDD的缩小规则yzA1A2XXBC缩减规则2缩减规则1当两个节点的传输到下一级节点的传输路径完全相同时,两个节点可以缩减为1个当1节点的所有传输路径都归结到同一个下一级节点时,这个节点可以省略.*基于BDD的自动逻辑生成*BDD的缩小过程*将BDD转换为MOS电路的过程x*100110举 例ABO000011101110AAa/aa/aBBBBb/b/bb/bbb/b*OAOaa/a/ab/baa/BBbb/b/b/bb10b/b10举 例(续)*总 结传输门逻辑在构成信号转换电路、信号选择低电路、异或同或逻辑、