触发器仿真实验报告.docVIP

实验七 触发器的仿真 班级：通信工程三班 学号：20100820314 姓名：龙凤婷 实验内容： 用逻辑图和VHDL语言设计D锁存器，并进行仿真与分析； 参看Maxplus中器件7474（边沿D触发器）的逻辑功能，用VHDL语言设计边沿触发式D触发器，并进行仿真与分析； 参看Maxplus中器件7476（边沿JK触发器）的逻辑功能，用VHDL语言设计边沿触发式JK触发器，并进行仿真与分析； 实验条件： PC机一台 QuartusII配套软件 实验内容： D锁存器： 逻辑电路图： VHDL代码： 边沿式D触发器： VHDL代码： 边沿式JK触发器： VHDL代码： 实验结果： D锁存器仿真波形图： 逻辑功能分析表： EN D Q QN 1 0 0 1 1 1 0 1 1（保持Q） 保持QN 0 1（保持Q） 边沿式D触发器仿真波形图： 逻辑功能分析表： INPUTS OUTPUTS PRN CLRN CLK D Q QN 0 0 × × 1 0 1 0 × × 0 1 0 0 × × 1（失效） 1（失效） 1 1 ↑ 1 1 0 1 1 0 × 1（保持Q） 0（保持QN） 1 1 ↑ 0 0 1 边沿式JK触发器仿真波形图： 逻辑功能分析表： INPUTS OUTPUTS PRN CLRN CLK J K Q QN 0 1 × × × 1 0 1 0 × × × 0 1 0 0 × × × 1（失效） 1（失效） 1 1 ↓ 0 0 保持Q 保持QN 1 1 ↓ 1 0 1 0 1 1 ↓ 0 1 0 1 1 1 ↓ 1 1 翻转 1 1 1 × × 保持Q 保持ＱＮ 实验心得： 这次数字设计实验的内容是触发器的仿真，主要是Ｄ锁存器，边沿式Ｄ触发器和边沿式ＪＫ触发器。由于ＱｕａｒｔｅｒＩＩ软件的问题，导致我们的实验结果与实验教材上的结果不符，有很大的出入，老师告诉我们要自己根据其逻辑功能表编写ＶＨＤＬ语言代码，这样就肯定不会出错了。以前编写ＶＨＤＬ语言代码都是照着书上的敲，没有什么难度，这次要自己去编写，感觉无从下手。经过Ｎ多次的尝试努力，我终于把这三种触发器的ＶＨＤＬ语言编写出来了，并且其仿真波形图正确。其实只要我们会编写一个，其他两个就自然出来了，他们的原理都是一样的。以后自己还要多动手编写代码，许多元器件，我们只知道调用，并不知道其真正的工作原理，编写ＶＨＤＬ语言代码会使许多我们知道他们内部工作原理，使我们思路更加清晰，了解问题更加透彻。