一种用于SAR型ADC的辅助解码DAC结构.pdfVIP

下载本文档

0
0
约1.35万字
约 12页
2023-09-13 发布于四川
举报
版权申诉

一种用于SAR型ADC的辅助解码DAC结构.pdf

1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

本发明请求保护一种用于SAR型ADC的辅助解码DAC结构，包括采样电路模块、第一级DAC电容阵列、第二级DAC电容阵列、比较器阵列模块、就绪时钟信号模块、数字逻辑控制模块、异步时钟模块以及寄存器模块。第一级DAC电容阵列通过环路展开结构先对输入模拟信号解码，具有复用结构的比较器产生比较结果寄存在寄存器中，并作用在第二级DAC电容阵列上。第二级DAC电容阵列采用桥接电容结构，其MSB段电容经第一级DAC电容阵列量化，进行电容开关切换。独立比较器开始LSB段的量化，两个DAC电容阵列生成的输出码存储

(19)国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 116743176 A (43)申请公布日 2023.09.12 (21)申请号 202310746093.1 (22)申请日 2023.06.21 (71)申请人重庆邮电大学地址 400065