基于VHDL电子日历的设计.docx

1 电子日历 摘要 本设计为实现一个多功能的电子日历，具有年、月、日、星期计时并显示的功能；并 且具有校对功能，能够对初始的时间进行人为的设定。 本设计采用 EDA 技术，以硬件描述语言 VHDL 为系统逻辑描述手段设计具有电子日历 功能的硬件电路，在 QuartusII 软件设计环境下，采用自顶向下的设计思路，分别对各个 基础模块进行创建，通过各个基础模块的组合和连接来构建上层原理图，完成基于 VHDL 电子日历地设计。 系统目标芯片采用 EP1K30TC144-3