集成电路制造刻蚀效应建模方法、装置、设备及存储介质.pdfVIP

下载本文档

0
0
约2.07万字
约 17页
2023-09-20 发布于四川
举报
版权申诉

集成电路制造刻蚀效应建模方法、装置、设备及存储介质.pdf

1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

本发明涉及一种集成电路制造刻蚀效应建模方法、装置、设备及存储介质，其中，方法包括：将目标常数线宽变化量模型、目标基于原始线宽或线间距的线宽变化量模型、目标梯形截面倾斜角度线宽变化量模型和目标基于通孔长度或宽度线宽变化量模型写入工艺文件中；根据实际电路设计版图生成实际电路设计版图互连线的三维结构，基于三维结构查询工艺文件，得到相应模型中互连线的线宽修正量；根据线宽修正量生成基于刻蚀效应的相应模型的互连结构，根据互连结构对实际电路设计版图进行校正，得到最终建模结果。由此，解决了现有技术在进行寄生参数

(19)国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 116776813 A (43)申请公布日 2023.09.19 (21)申请号 202311040297.X (22)申请日 2023.08.17 (71)申请人北京超逸达科技有限公司地址 1