具有本地分别同步的内存模块.pdfVIP

下载本文档

0
0
约3.33万字
约 30页
2023-09-23 发布于四川
举报
版权申诉

具有本地分别同步的内存模块.pdf

1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

一种在具有内存控制器的内存系统中运行的内存模块。该内存模块包括用于接收从内存控制器来的命令信号和输出模块C/A信号和数据缓存控制信号。向组织成组的内存设备提供模块C/A信号，每组包括至少一个内存设备，然而向多个缓存电路提供数据缓存控制信号以控制缓存电路中的数据，每个缓存电路对应一个相应组的内存设备。多个缓存电路分布于该内存模块的一个表面，从而每个数据缓存控制信号在不同时间点达到多个缓存电路。该多个缓存电路包括时钟重新生成电路来重新生成模块控制设备收到的时钟信号和提供重新生成的时钟信号给相应组的内

(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 110428855 A (43)申请公布日 2019.11.08 (21)申请号 20191