中文版-MSPM0 G 系列 80MHz 微控制器技术参考手册.pdfVIP

下载本文档

67
0
约152.74万字
约 1579页
2023-09-26 发布于广东
举报
版权申诉

中文版-MSPM0 G 系列 80MHz 微控制器技术参考手册.pdf

1、本文档共1579页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

MSPM0 G 系列 80MHz 微控制器 Technical Reference Manual Literature Number: ZHCUB41 JUNE 2023 目录目录请先阅读11 关于本手册11 命名惯例 11 术语表11 支持资源 11 商标 11 1 架构13 1.1 架构概述 14 1.2 总线结构 14 1.3 平台存储器映射 16 1.3.1 代码区域 16 1.3.2 SRAM 区域 16 1.3.3 外设区域 18 1.3.4 子系统区域18 1.3.5 系统 PPB 区域 18 1.4 启动配置 18 1.4.1 配置存储器 (NONMAIN) 18 1.4.2 引导配置例程 (BCR)20 1.4.3 引导加载程序 (BSL)24 1.5 NONMAIN 寄存器27 1.6 出厂常量55 1.6.1 FACTORYREGION 寄存器56 2 PMCU 91 2.1 PMCU 概述92 2.1.1 电源域93 2.1.2 工作模式 93 2.2 电源管理 (PMU)97 2.2.1 电源97 2.2.2 内核稳压器98 2.2.3 电源监控器98 2.2.4 带隙基准 99 2.2.5 温度传感器99 2.2.6 用于模拟多路复用器的 VBOOST100 2.2.7 外设电源使能控制 102 2.3 时钟模块 (CKM)103 2.3.1 振荡器 103 2.3.2 时钟113 2.3.3 时钟树 121 2.3.4 时钟监控器123 2.3.5 频率时钟计数器 (FCC)126 2.4 系统控制器 (SYSCTL) 128 2.4.1 复位和器件初始化 128 2.4.2 选择工作模式 135 2.4.3 异步快速时钟请求 137 2.4.4 SRAM 写保护139 2.4.5 闪存等待状态 139 ZHCUB41 – JUNE 2023 MSPM0 G 系列 80MHz 微控制器 3 Submit Document Feedback English Document: SLAU846 Copyright © 2023 Texas Instruments Incorporated 目录 2.4.6 闪存存储体地址交换 140 2.4.7 SHUTDOWN 模式处理 140 2.4.8 配置锁定 140 2.4.9 系统状态 141 2.4.10 错误处理 141 2.4.11 SYSCTL 事件142 2.5 快速入门参考144 2.5.1 默认器件配置 144 2.5.2 利用 MFCLK 144 2.5.3 优化 STOP 模式下的功耗 145 2.5.4 优化 STANDBY 模式下的功耗 145 2.5.5 提高 MCLK 和 ULPCLK 精度145 2.5.6 配置 MCLK 以获得最大速度 145 2.5.7 低功耗模式下的高速时钟（SYSPLL、HFCLK ）处理145 2.5.8 通过优化实现最低唤醒延迟146 2.5.9 通过优化在 RUN/SLEEP 模式下实现最低峰值电流146 2.6 PMCU 寄存器 146 2.6.1 SYSCTL 寄存器 147 3 CPU 207 3.1 概述208 3.2 Arm Cortex-M0+ CPU 208 3.2.1 CPU 寄存器文件209 3.2.2 堆栈行为211 3.2.3 执行模式和特权等级211 3.2.4 地址空间和支持的数据大小211 3.3 中断和异常 212 3.3.1 外设中断 (IRQ)212 3.3.2 中断和异常表216 3.3.3 处理器锁定方案218 3.4 CPU 外设218 3.4.1 系统控制模块 (SCB) 218 3.4.2 系统时钟周期计时器 (SysTick) 219 3.4.3 存储器保护单元 (MPU)219 3.5 只读存储器 (ROM)220 3.6 CPUSS 寄存器221 3.7 WUC 寄存器255 4 DMA257 4.1 DMA 概述258 4.2 DMA 操作259 4.2.1 寻址模式 259 4.2.2 通道类型 261 4.2.3 传输模式 262 4.2.4 扩展模式 263 4.2.5 初始化 DMA 传输264 4.2.6 停止 DMA 传输 265 4.2.7 通道的优先级265 4.2.8 突发块模式265 4.2.9 DMA 与系统中断结合使用 265 4.2.10 DMA 控制器中断265 4.2.11 DMA 触发事件状态 266 4.2.12 DMA 工作模式支持266 4.2.13 DMA 地址和数据错误267 4.2.14 中断和事件支持267 4.3 DMA 寄存器268 5 MATHACL 313 5.1 概述313