超低噪声时钟抖动消除器SC6301数据手册V1.0.pdfVIP

下载本文档

77
0
约5.11万字
约 23页
2023-09-27 发布于北京
举报
版权申诉

超低噪声时钟抖动消除器SC6301数据手册V1.0.pdf

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

SC6301 SC6301 超低噪声时钟抖动消除器主要性能 ◼ 支持JEDEC JESD204B ◼ PLL2 ◼ 超低RMS 抖动相位检测速率：=155MHz 76fs RMS Jitter (10kHz 到20MHz) 2 路集成低噪声VCO 底噪：-162dBc/Hz@245.76 MHz ◼ 输出支持1 到32 整数分频，占空比50% ◼ PLL2 可提供多达14 路差分时钟 ◼ 高精度数字延迟，可自适应性最多7 个SYSREF 时钟 ◼ 23ps 步进模拟延迟时钟最大输出频率3.1GHz ◼ 模式：双PLL,单PLL,时钟分布支持 LVPECL ,LVDS,HSDS,LCPECL 等输 ◼ 工作温度：-40 ℃到85℃ 出接口 ◼ 工作电压：3.15V 到3.45V ◼ PLL1 提供一个VCXO/Crystal 缓冲输出 ◼ QFN-64 封装支持LVPECL ,LVDS ，2 路LVCMOS 等输出接口应用领域 ◼ PLL1 ◼ 无线基础设施 3 个备用的输入时钟 ◼ 数据交换时钟自动或者人工切换模式 ◼ 网络，SONET/SDH,DSLAM 无中断切换和LOS ◼ 医疗/视频集成低噪声的晶体振荡电路 ◼ 测量具有输入时钟丢失的保持模式版本号：V 1.0 发布日期:2023/06/20 上海芯炽科技集团有限公司所有，未经允许，不得外传 1 / 23 SC6301 功能模块示意图图 1 功能模块示意图版本号：V 1.0 发布日期:2023/06/20 上海芯炽科技集团有限公司所有，未经允许，不得外传 2 / 23 SC6301 产品概况 SC6301 是高性能时钟调节器，支持JEDEC JESD204B 。当使用设备和SYSREF 时钟时，PLL2 的14 个时钟输出可配置去驱动7 个JESD204B 转换器或其他逻辑设备。SYSREF 可以使用直流和交流耦合来提供。不仅限于JESD204B 应用，14 个输出均可单独配置为传统高性能时钟系统输出。 SC6301 具有高性能，低功耗，双VCO ，动态数字延迟，信号丢失保持等特性。因此，SC6301 是提供灵活的高性能时钟树的理想选择。