原创力文档- 1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
- 2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
- 3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
本申请公开了一种SDRAM确定性延时方法和系统，解决了基于SDRAM的DRFM系统延时准确性低的问题。确定性延时方法，包含步骤：响应于延时更新且当前乒乓操作的所有读写过程完成，获取输入及输出数据流缓存的数据长度；判断乒乓操作中处于写状态的SDRAM的写地址与新的延时量的关系，更新新一轮乒乓操作的起始位置；对由于输入及输出缓存数据深度变化引入的延时漂移进行补偿修正。本申请通过FPGA内部BRAM对由于输入及输出缓存数据深度变化引起的延时漂移进行补偿修正，最终实现基于双SDRAM乒乓读写的DRFM系
(19)国家知识产权局
(12)发明专利申请
(10)申请公布号 CN 116820349 A
(43)申请公布日 2023.09.29
(21)申请号 202310883427.X
(22)申请日 2023.07.18
(71)申请人 北京无线电计量测试研究所
地址
文档评论（0）