硬件工程师笔试题 .pdfVIP

硬件工程师笔试题 一、华为专业面试 面试职位：硬件技术工程师(硬件开发方向)，面试形式为一对一。 面试官对应聘者的考察主要基于一些最基础的硬件知识和在校期间所做的 项目。由于作者带了个自己设计的AVR 单片机开发板，所以面试问题主要围绕这个 板子展开，如下： 1)假设 LED 的导通电流为 5mA，计算限流电阻的大小。(此题主要考察 LED 的正向导通压降、欧姆定律。LED 导通电压降一般为 1.5V 到 2.5V，因颜色不同而 不同) 2)JTAG 的各信号线是什么意义?(JTAG 为联合测试行动小组的英文简称， 主要信号线为：TDI——测试数据输入，TDO——测试数据输出，TCK——测试时 钟，TMS——测试模式选择，TRST——测试复位) 3)IIC 总线协议。为什么总线需要上拉电阻?(SDA——串行数据线，SCL— —串行时钟线。为了避免总线信号的混乱，要求各设备连接到总线输出端时，为 OD 或者 OC 输出。上拉电阻作用为保持总线有正常的高电平输出) 4)AD 电路中，为什么采用磁珠滤波，而不是用电感? 5)按键的中断是电平触发还是边沿触发?两者有什么区别?(电平出发，如 果中断处理时间短于电平的时间，则会发生多次触发中断) 6)按键消抖。(软件延时消抖，硬件双稳态 RS 触发器消抖，最经济的硬件 消抖方式——RC 电路滤波) 7)驱动蜂鸣器的三极管工作在哪个区?如果拿来作为反相器呢?(放大区， 做反相器时工作在饱和区和截止区) 8)PCB 的两条平行走线过长，会有什么后果? 9)四层PCB 的层信号分布怎样的?为什么这样就 EMC 性能好?(信号层、地 层、电源层、信号层) 10)画出简单的低通、高通滤波器? 二、中兴硬件笔试题 中兴硬件类笔试题比较变态，因为硬件开发、硬件测试、射频等工程师的 笔试题都是一样的，所以范围覆盖非常广，包括：电路分析、模电、数电、单片 机、C 语言、汇编语言、FPGA、DSP、高频电路、通信原理、PCB 设计等等。 1)三极管的三个工作区域及条件 (放大区、截止区、饱和区) 2)PCB 的 3W 原则和 20H 原则(3W是相邻走线的中心间距大于 3 倍标准线 宽，H 指的是电源层与底层之间的介质的厚度，把电源层的边缘向内所 20H 以上) 3)PCB 相邻层走线的方向 (尽量相互垂直) 4)第三代移动通信技术 3G 的制式有哪几种?(移动 TD-SDCMA、联通 WCMDA、电信 CDMA2000) 5)SDRAM 和 FLASH 的区别?程序加载在哪里运行?为什么?(SDRAM——静态 同步RAM，FLASH——闪存。程序加载在 SDRAM 里，因为其读写速度快于 FLASH) 6)摩尔状态机和米勒状态的区别?(Moore：输出只与状态有关，与输入无 关;Melay：输出与状态和输入都有关) 7) “线与”问题。( “线与”就是将逻辑门的输出直接并联以实现逻辑与 的功能。前提条件：逻辑门必须为 OC/OD 门) 8)锁相环的结构组成? 9)同步电路和异步电路的时钟问题? 10)射频电路中，射频功率 dbw 的计算。(0dbw+0dbw = ?) 11)短路传输线的特征阻抗计算公式? 12)射频测量的注意事项?影响天线发射效率的主要因素是啥? 13)If语句和 switch 语句的应用与区别 14)PCM 编码的采样频率是多少? 15)基于理想运算放大器的反相比例放大电路的计算。 16)CMOS集成电路和TTL 集成电路相关 17)51 单片机的 MOVX 指令寻址空间?51 单片机复位后，各寄存器 SP、PSW 等的值 18)元器件的热性能参数 19)异步通信方式?握手、异步 FIFO、双口 RAM 20)高频电路中，史密斯圆图的原点代表的阻抗是多少?加电容和电感，史 密斯圆图点旋转方向?