一种屏蔽栅沟槽MOS结构及其制备方法.pdfVIP

下载本文档

3
0
约2.25万字
约 20页
2023-10-04 发布于四川
举报
版权申诉

一种屏蔽栅沟槽MOS结构及其制备方法.pdf

1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

本发明提供一种屏蔽栅沟槽MOS结构及其制备方法，该屏蔽栅沟槽MOS结构包括半导体层、屏蔽栅层、隔离层、栅介质层、栅导电层、顶层导电层、体区、源区、各电极及第一、二介电层，其中，半导体层包括多个第一沟槽；屏蔽栅层填充第一沟槽，第一介电层位于第一沟槽的内壁和底面，隔离层覆盖屏蔽栅层显露表面；栅介质层覆盖第一沟槽显露内壁；栅导电层覆盖第一沟槽内壁上的栅介质层显露表面，两个栅导电层之间的间隙作为第二沟槽；第二介电层覆盖第二沟槽内壁，顶层导电层填充第二沟槽；体区位于半导体层上表层，源区位于体区上表层；各电

(19)国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 116844964 A (43)申请公布日 2023.10.03 (21)申请号 202310991204.5 H01L 29/417 (2006.01) (22)申请日 2023.08