数字电路实验Multisim仿真.docxVIP

实用文案 实用文案 标准文档 标准文档 实验一 逻辑门电路 一、与非门逻辑功能的测试 74LS20（双四输入与非门） 仿真结果 输 入 输 入 输出电压 （V） 输出逻辑 状态 A B C D Y 0 0 0 0 5 1 0 0 0 1 5 1 0 0 1 1 5 1 0 1 1 1 5 1 1 1 1 1 0 0 二、或非门逻辑功能的测试 74LS02（四二输入或非门） 仿真结果： A B Y 0 0 5 1 0 1 0 0 1 0 0 0 1 1 0 0 输 入输出电压 输 入 输出电 压（V） 输出逻辑 状态 74LS51（双二、三输入与或非门） 仿真结果： 输 入 输 出 A B C D Y 0 0 0 0 1 0 0 0 1 1 0 0 1 1 0 0 1 1 1 0 1 1 1 1 0 四、异或门逻辑功能的测试 74LS86（四二输入异或门）各一片 仿真结果： 实用文案 实用文案 标准文档 标准文档 A B Y 0 0 0 0 1 1 1 0 1 1 1 0 输 入输 出 输 入 输 出 用一片 74LS00 实现Y = A+B 的逻辑功能 ； 用一片 74LS86 设计一个四位奇偶校验电路； 实用文案 实用文案 标准文档 标准文档 实验二 组合逻辑电路 一、分析半加器的逻辑功能 输 入 输 出 A B S CO 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 二. 验证三线-八线译码器的逻辑功能 S S S A S S S A 1 2 3 2 0 φ φ φ φ 1 1 φ 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 A 1 φ φ 0 0 1 1 0 0 1 1 A 0 Q 0 Q 1 Q 2 1 1 1 1 0 1 1 1 1 1 Q 3 1 1 1 1 1 0 1 1 1 1 Q 4 1 1 1 1 1 1 0 1 1 1 Q 5 1 1 1 1 1 1 1 0 1 1 Q 6 φ φ 0 1 0 1 0 1 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 Q 7 1 1 1 1 1 1 1 1 1 0 验证数据选择器的逻辑功能 思考题 用两片 74LS138 接成四线-十六线译码器 0000 0001 0111 1000 实用文案 实用文案 标准文档 标准文档 1111 用一片 74LS153 接成两位四选一数据选择器； 实用文案 实用文案 标准文档 标准文档 用一片 74LS153 一片 74LS00 和接成一位全加器 设计一个有 A、B、C 三位代码输入的密码锁（假设密码是 011），当输入密码正确时， 锁被打开（Y =1），如果密码不符，电路发出报警信号（Y =1）。 1 2 以上四个小设计任做一个，多做不限。 还可以用门电路搭建 实验三 触发器及触发器之间的转换 D 触发器逻辑功能的测试(上升沿) 仿真结果; CP CP D S d R d Q Q × × 1 1→0 0 1 × × 1 0→1 0 1 × × 1→0 1 1 0 × × 0→1 1 1 0 × × 0 0 0 1 S d R d CP Qn=0 Qn=1 1 1 0→1 0 0 1 1 1→0 0 0 1 1 0→1 1 1 1 1 1→0 1 1 Qn+1D0 Qn+1 D 0 1 Q=0 JK J K S d R Qn+1 d 0 0 1 1 CP Qn=0 Qn=1 0→1 0 1 1→0 0 1 0→1 0 1 1→0 0 0 0→1 0 1 1→0 1 1 0→1 0 1 1→0 1 0 01 0 1 1 1 1 0 1 1 1 1 1 1 （1） （2） （2） （3）略 实验四 寄存器与计数器 1.右移寄存器（74ls74 为上升沿有效） 2.3 位异步二进制加法，减法计数器（74LS112 下降沿有效） 实用文案 实用文案 标准文档 标准文档 也可以不加数码显示管 实用文案 实用文案 标准文档 标准文档 3.设计性试验 （1）74LS160 设计 7 进制计数器（74LS160 是上升沿有效，且异步清零，同步置数） 若采用异步清零： 若采用同步置数： （2）74LS160 设计 7 进制计数器略 （3）24 进制 83 进制 注意：用 74LS160 与 74LS197、74LS191 是完全不一样的 实验五 555 定时器及其应用 1. 施密特触发器 输入电压从零开始增加： 输入电压从 5V 开始减小： 3.35-1.65=1.7V 2. 单稳态触发器 3. 多谢振荡