现场可编程门阵列（FPGA）芯片可靠性动态老化试验规范编制说明.pdfVIP

中国电子学会团体标准编制说明 标准名称：现场可编程门阵列（FPGA）芯片可 靠性动态老化试验规范(征求意见稿） 计划号： JH/CIE 211-2021 承制单位：工业和信息化部电子第五研究所 填报时间：2022-03 一、任务来源 本项目来源于中国电子学会团体标准项目《现场可编程门阵列（FPGA）芯片 可靠性动态老化试验规范》，计划号为：JH/CIE 211-2021。 标准归口为：中国电子学会可靠性分会。 二、工作的简要过程 2.1 规范起草的准备工作 在接到标准制定任务后，标准项目承办单位协调标准项目协作参与单位的相 关技术人员，成立了标准编制工作组。 本标准起草单位主要包括：工业和信息化部电子第五研究所、深圳市紫光同 创电子有限公司、成都华微电子科技有限公司、上海复旦微电子集团股份有限公 司、广东高云半导体科技股份有限公司、上海安路信息科技股份有限公司。 标准编制工作组调研梳理了国内外FPGA芯片可靠性老化相关的标准规范和 技术资料，并进行了分析研讨，为标准编制工作奠定基础。 2.1.1 资料收集 通过查询国家标准信息公共服务平台、工标网、中国知网、JEDEC、AEC等国 内外标准及信息数据系统，目前国内外相关标准规范及技术资料如下： JEDEC JEP163, Selection of Burn-In/Life Test Conditions and Critical Parameters For QML Microcircuits JESD47, Stress-Test-Driven Qualification of Integrated Circuits AECQ100 ，FAILURE MECHANISM BASED STRESS TEST QUALIFICATION FOR INTEGRATED CIRCUITS JESD22-A108D, Temperature, Bias, and Operating Life MIL-STD-883 METHOD 1015.9, BURN-IN TEST GJB548 方法1015.1 老炼试验 SJ/T 11706-2018半导体集成电路 现场可编程门阵列测试方法 郁振华, 朱卫良. FPGA电路动态老化技术研究[J]. 电子与封装, 2010, 10(7):24-27. 岳元, 冯士维, 郭春生,等. FPGA工作温升与运行程序的关系[J]. 半导体 技术, 2014, 39(2):142-146. 1 季振凯, 谢文虎. FPGA 多程序动态老炼系统设计[J]. 电子与封装 Online Published：2021-10-29 王茉. 军用集成电路老炼筛选技术研究[D]. 哈尔滨工业大学. 2.1.2 资料分析 数字集成电路可靠性动态老化理论上要求电路在其高温工作条件下尽可能 模拟实际工作状态，电路内部的逻辑单元在温度应力和电应力条件下可能发生翻 转。与一般数字集成电路不同，FPGA 芯片的动态老化试验需要将配置向量加载 到电路内部，使内部的门阵列按照规定的功能工作，实现高覆盖率的逻辑节点的 翻转，从而全面考核评价芯片的可靠性。因此，如何开展FPGA 芯片的可靠性动 态老化试验一直是行业关注的热点。目前，国内外在集成电路可靠性老化试验方 面已形成了相关标准规范,以上标准规定了集成电路可靠性老化试验的基本方法、 试验条件及要求，可以为FPGA 可靠性动态老化提供部分参考。 另外，《SJ/T 11706-2018 半导体集成电路 现场可编程门阵列测试方法》， 规定了SRAM 型现场可编程门阵列的电参数测试方法，详细要求包括，静态参数、 动态参数、开关参数和功能测试。可以为FPGA 芯片可靠性动态老化试验中的芯 片测试提供指导。 针对FPGA 芯片可靠性保证需求，国内外开展了FPGA 芯片可靠性动态老化试 验方法研究，形成了相关的研究论文，涉及可靠性老化试验的试验原理、电应力 施加、老化板设计、配套元器件选用、温度条件等，但没有形成方法规范。 2.2 起草标准初稿 通过对国内外FPGA 芯片可靠性老化试验技术的资料进行充分的调研分析， 标准编制工作组各成员单位分别结合各自在FPGA 芯片研发、量产和鉴定检验中 开展 FPGA 芯