FPGA实验报告_5完整版.docVIP

PAGE PAGE 2 实验报告 课程名称： FPGA技术 实验名称： 用状态机实现序列检测器的设计 姓 名： 学 号: 班 级： 指导教师： PAGE PAGE 2 实验题目 实验原理 1、实验目的：用状态机实现序列检测器的设计，并对其进行仿真和硬件测试。 2、实验内容：应用有限状态机设计思路，检测输入的串行数据是否是“010000”，本次实验由顶层文件、串行检测、并行数据转串行、数码管显示四个模块组成。 图3.1整体模块方块图 3、序列检测器的原理说明： 序列检测器可用于检测一组或多组由二进制码组成的脉冲序列信号，当序列检测器连续收到一组串行二进制码后，如果这组码与检测器中预先设置的码相同，则输出A，否则输出b。由于这种检测的关键在于正确码的收到必须是连续的，这就要求检测器必须记住前一次的正确码及正确序列，直到在连续的检测中所收到的每一位码都与预置数的对应码相同。在检测过程中，任何一位不相等都将回到初始状态重新开始检测。例3-1描述的电路完成对特定的序列数100101的检测的部分HD