交通灯实验报告_4.docVIP

- 9 - - 1 - EDA实验报告 交通灯设计 姓名：张惠洋 班级：020915 学号 EDA实验报告—交通灯的控制 一实验要求： 分两个方向（1、2），每个方向各有红（R）、绿（G）、黄（Y）三个交通灯。有自动、手动两种控制方式。在自动方式下，控制器的状态转移表为： 状态 亮灯 停留时间 S0 R1,G2 2秒 S1 R1,Y2 1秒 S2 G1,R2 2秒 S3 Y1,R2 1秒 在手动方式下，按下按钮K0~ K3时直接进入对应序号的状态，随后即转入自动方式。交通灯、按钮分别利用实验板上的发光二极管、按钮。 二实验器材： PC机一台、FPGA教学实验板一块 三实验原理与内容： 1原理 (1)本题中交通灯的状态可用有限状态机模型描述。根据输出与输入之间的关系，有限状态机可以分为两种类型：Moore和Mealy型。这两种状态机的区别在于：Mealy型状态机的输出由状态机的输入和状态机的状态共同决定；Moore型状态机的输出仅与状态机的状态有关，而与状态机的输入无关。本题中的输出由六个发光二级光显示，其状态仅与当前状态机的状态有关，故该题为Moore模型的状态机。下图为状态机的状态表： 状态表 当前状态 下一状态 输出 K0=0 K1=0 K2=0 K3=0 时间未到 时间到 S0 S0 S1 S2 S3 S0 S1 011101 S1 S0 S1 S2 S3 S1 S2 011110 S2 S0 S1 S2 S3 S2 S3 101011 S3 S0 S1 S2 S3 S3 S0 110011 状态转移图： S0/011101S2/101011S3/110011S1/011110K3=0/时间未到 K3=0/时间未到 S0/011101 S2/101011 S3/110011 S1/011110 K0=0 K1=0/时间到 K0=0 K3=0 K0=0/时间到 K2=0/时间到 K3=0 K1=0 K3=0/时间未到 k1=0 k2=0/时间未到 K2=0 K3=0/时间到 K2=0 (2)本题中所用到的FPGA芯片为CYCLONE EP1C6Q240C8，时钟为4M。故用到一个4M的时钟分频器。 2.程序设计 组件一：实体jiaotongdeng的程序 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity jiaotongdeng is port( clk :in std_logic; k0 :in std_logic; k1 :in std_logic; k2 :in std_logic; k3 :in std_logic; r1,g1,y1,r2,g2,y2 :out std_logic ); end jiaotongdeng; architecture behavior of jiaotongdeng is type state_type is(s0,s1,s2,s3); ——用枚举类型进行状态定义 signal current_state,next_state:state_type; ——状态信号的定义 signal counter:std_logic_vector(6 downto 0); begin synch:process ——同步单元 begin wait until clkevent and clk=1; counter=counter; if counter5 then counter=counter+1; else counter=(others=0); end if; end process; process begin wait until clkevent and clk=1; current_state=next_state; end process; state_trans:process(current_state,k0,k1,k2,k3) ——描述每种状态下电路表现 begin case current_state is when s0 = if k0=0 then next_state=s0; else i