MIL-STD-1553B与以太网的协议转换器硬件设计与实现的中期报告.docxVIP

MIL-STD-1553B与以太网的协议转换器硬件设计与实现的中期报告 本次项目旨在完成MIL-STD-1553B与以太网的协议转换器硬件设计与实现，该报告为中期报告，介绍了项目的当前进展情况。 1. 总体设计思路 本项目使用FPGA作为控制器，完成MIL-STD-1553B与以太网之间的协议转换。其中，FPGA的主频为100MHz，并实现了一个简单的调制解调器，用于MIL-STD-1553B信号的调制与解调。控制器通过一片PHY芯片将以太网的数据进行收发，并使用串口将调制好的MIL-STD-1553B信号发送到外部。 2. 硬件设计 2.1 FPGA模块设计 FPGA模块包括控制器、调制解调器、存储器、PHY芯片控制以太网数据的接收与发送等。其中，控制器采用FSM设计，能够对MIL-STD-1553B和以太网进行状态控制。调制解调器采用差分信号的方式进行调制和解调，保证了信号的完整性。 2.2 PHY芯片选型 在选型方面，我们选择了一款较为常用的千兆以太网PHY芯片RL8211F。该芯片具有良好的性能和稳定性，支持自适应速度、全/半双工模式、PAUSE帧等功能，能够满足我们的需求。 2.3 电源设计 在电源设计方面，为了确保电路的稳定和可靠性，我们采用了多路电源，包括3.3V、2.5V、1.8V等。 3. 进展情况 到目前为止，我们已经完成了FPGA模块的设计和PHY芯片的选型，