浅谈PCI体系结构.docxVIP

目录 第I篇 PCI体系结构概述 第一章 PCl 总线的基本知识 5 1.1 PCl 总线的组成结构 9 1.1.1 HOST 主桥 9 1.1.2 PCl 总线 10 1.1.3 PCl 设备 11 1.1.4 HOST 处理器 12 1.1.5 PCl总线的负载 12 1.2 PCl 总线的信号定义 13 1.2.1地址和数据信号 13 1.2.2接口控制信号 15 1.2.3仲裁信号 17 1.2.4中断请求等其他信号 18 1.3 PCl总线的存储器读写总线事务 18 1.3.1PCl 总线事务的时序 19 1.3.2 Posted 和 Non-Posted 传送方式 20 1.3.3 HOST 处理器访问PCl设备 21 1.3.4 PCl 设备读写主存储器 24 1.3.5 Delayed 传送方式 26 1.4 PCl总线的中断机制 28 1.4.1中断信号与中断控制器的连接关系 28 1.4.2中断信号与 PCl 总线的连接关系 29 1.4.3 中断请求的同步 31 1.5 PCI-X 总线简介 33 1.5.1 Split 总线事务 33 1.5.2总线传送协议 33 1.5.3基于数据块的突发传送 34 1.6小结 35 第 2 章PCl总线的桥与配置 36 2.1存储器域与 PCl总线域 36 2.1.1 CPU 域、DRAM域与存储器域 37 2.1.2 PCl总线域 38 2.1.3处理器域 38 2.2 HOST 主桥 40 2.2.1PCl 设备配置空间的访问机制 42 2.2.2存储器域地址空间到 PCl总线域地址空间的转换 45 2.2.3 PCl 总线域地址空间到存储器域地址空间的转换 47 2.2.4x86 处理器的 HOST主桥 50 2.3 PCl桥与 PCl 设备的配置空间 53 2.3.1 PCl桥 53 2.3.2 PCl Agent 设备的配置空间 55 2.3.3 PCl桥的配置空间 59 2.4 PCl总线的配置 63 2.4.1Type 01h 和 Type 00h 配置请求 63 2.4.2 PCl 总线配置请求的转换原则 65 2.4.3 PCl总线树 Bus 号的初始化 67 2.4.4 PCl 总线 Device 号的分配 69 2.5非透明 PCl桥 71 2.5.1 Intel 21555中的配置寄存器 73 2.5.2 通过非透明桥片进行数据传递 75 2.6 小结 76 第 3 章 PCl 总线的数据交换 77 3.1 PCl设备 BAR 空间的初始化 77 3.1.1存储器地址与PCl 总线地址的转换 78 3.1.2 PCl 设备 BAR 寄存器和 PCl桥 Base、Limit 寄存器的初始化 79 3.2 PCl 设备的数据传递 81 3.2.1PCl 设备的正向译码与负向译码 81 3.3.2处理器到 PCl设备的数据传送 84 3.2.3 PCI 设备的 DMA操作 84 3.2.4 PCl桥的 Combining、Merging 和 Collapsing 85 3.3与 Cache 相关的 PCl 总线事务 87 3.3.1 Cache一致性的基本概念 88 3.3.2 PCl设备对不可Cache的存储器空间进行 DMA读写 94 3.3.3PCl设备对可 Cache的存储器空间进行 DMA读 写 95 3.3.4 PCI 设备进行 DMA 写时发生 Cache 命中 96 3.3.5 DMA 写时发生 Cache 命中的优化 99 3.4预读机制 101 3.4.1 Instruction Fetch 101 3.4.2 数据预读 104 3.4.3 软件预读 106 3.4.4硬件预读 110 3.4.5 PCl 总线的预读机制 111 3.5 小结 115 第 4 章 PCle总线概述 117 4.1 PCle 总线的基础知识 118 4.1.1端到端的数据传递 118 4.1.2 PCle 总线使用的信号 120 4.1.3 PCle 总线的层次结构 124 4.2 PCle 体系结构的组成部件 128 4