基于FPGA的电子抢答器的程序设计毕业设计.docVIP

基于FPGA的电子抢答器的程序设计 摘 要 随着科学技术日新月异，文化生活日渐丰硕，在各类竞赛、抢答场合电子抢答器已经作为一种工具取得了较为普遍的应用。顾名思义，电子抢答器是一种通过抢答者的指示灯显示、数码显示和警示显示等手腕准确、公正、直观地判定出最先取得发言权选手的设备。 这次设计有4组抢答输入，每组设置一个抢答按钮供抢答者利用。电路具有第一抢答信号的辨别和锁存功能。当第一抢答者按下抢答开关时，该组指示灯亮以示抢答成功。同时，电路也具有自锁功能，保证能够实此刻一路成功抢答有效后，其他三路均不能抢答。本设计基于VHDL语言，采纳FPGA为操纵核心，并结合动手实践完成，具有电路简单、操作方便、灵敏靠得住等优势。该四路抢答器利用VHDL硬件描述语言进行编程，分为七个模块：判定模块，锁存模块，转换模块，扫描模块，片选模块，按时报警模块和译码模块。编程完成后，利用QuartersII工具软件进行编译仿真验证。 关键词：VHDL，FPGA，四路抢答器，仿真 目录 TOC \o 1-3 \h \u 1 概述 1 设计背景 1 抢答器现状 1 本论文要紧完成的工作 1 设计心得 2 2 开发工具简介 3 VHDL语言简介 3 FPGA开发进程与应用 4 FPGA