原创力文档- 1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
- 2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
- 3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
本申请提供了一种基于7nmFinFET工艺下标准单元版图结构，包括一个或多个标准单元，所述标准单元的高度为0.6μm，包括第三金属层，第三金属层设置有电源线、地线和第一信号线；其中，电源线、地线和第一信号线设置为两组阻值不同的金属线，第一信号线排布于所述电源线和地线之间；第一信号线的线宽包括第一线宽、第二线宽和第三线宽中至少一个。本申请通过提供了多种M2层信号线的布线方式，有效避免了因M2层信号线走线不足需绕线到上层金属线的工作，缩短了总走线的长度，减小了版图结构的整体面积，降低了芯片功耗。
(19)国家知识产权局
(12)发明专利申请
(10)申请公布号 CN 117116932 A
(43)申请公布日 2023.11.24
(21)申请号 202310937768.0
(22)申请日 2023.07.28
(71)申请人 合芯科技（苏州）有限公司
地址
文档评论（0）