单核处理核心及其控制方法、众核通信架构、芯片.pdfVIP

下载本文档

4
0
约2.5万字
约 20页
2023-12-13 发布于四川
举报
版权申诉

单核处理核心及其控制方法、众核通信架构、芯片.pdf

1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

本发明公开了一种单核处理核心及其控制方法、众核通信架构、芯片，每个单核处理核心具有用于对外数据传输的片上网络接口和内存访问接口，核间数据传输走片上网络接口；单核处理核心内部具有计算引擎、控制单元、数据交换单元、参数RAM、NI单元、DMA单元、队列传输单元、权重梯度传输单元、数据交换总线和控制总线，队列传输单元用于实现前后向之间的硬件队列扩容及加速，权重梯度传输单元用于针对深度神经网络的权重梯度频繁读写DRAM内存提供传输加速，权重梯度存放在DRAM内存中，以加速权重梯度计算的梯度读写访问。基于

(19)国家知识产权局

(12)发明专利申请

(10)申请公布号CN117215993A

(43)申请公布日2023.12.12

(21)申请号202311130894.1

(22)申请日2023.08.31

(71)申请人鹏城实验室

地址518000

您可能关注的文档

文档评论（0）

知识产权出版社 + 关注: 官方认证

文档贡献者

知识产权出版社有限责任公司（原名专利文献出版社）成立于1980年8月，由国家知识产权局主管、主办。长期以来，知识产权出版社非常重视专利数据资源的建设工作，经过多年来的积累，已经收藏了数以亿计的中外专利数据资源。

咨询Ta 进入空间

用户编号：5333241143000144

认证主体北京中献电子技术开发有限公司

IP属地四川

统一社会信用代码/组织机构代码: 91110108102011667U

1亿VIP精品文档

更多 >

单核处理核心及其控制方法、众核通信架构、芯片.pdfVIP