触发器实验报告.docVIP

--

-

实验六触发器

一、实验目的

1.掌握基本RS、JK、D和T触发器的逻辑功能。

2.掌握集成触发器的逻辑功能及使用方法。

3.熟悉触发器之间相互转换的方法。

二、实验原理和电路

触发器是具有记忆作用的基本单元，在时序电路中是必不可少的。触发器具有两个基本性质：（1）在一定的条件下，触发器可以维持在两种稳定状态（0或1状态）之一而保持不变；（2）在一定的外加信号作用下，触发器可以从一种状态转变成另一稳定状态（1→0或0→1），因此，触发器可以记忆二进制的0或1，被用作二进制的存贮单元。

触发器根据时钟脉冲输入分为两大类：一类是没有时钟输入的触发器，称为基本触发器；另一类是有时钟脉冲输入端的触发器，称为时钟触发器。

1.基本触发器

（1）与非门组成的基本触发器

-由两个与非门组成的基本触发器如图1.6.1，它有两个输出端（Q和），两个输入端（和

R），逻辑功能见表1.6.1所示。

由表1.6.1可知：①当==1时，该触发器保持原先的1或0状态不变，即稳定状态。

（a）逻辑图（b）国际符号（c）惯用符号

图1.6.1由与非门组成的基本触发器

②=1，端输入