关于RiscV的一些资料整理.pdfVIP

关于RiscV的⼀些资料整理

1.基于RISC-V架构的开源处理器及SoC研究综述

原⽂链接：

在RISC-V发布之前，实际上已经有⼏种开源指令级架构，包括SPARCV8、OpenRISC，其中SUN发布的开源多核多线程处理器

OpenSparcT1、OpenSparcT2，以及欧空局的LEON3采⽤的就是SPARCV8，OpenRISC也有同名的开源处理器

32位架构由RV32表⽰，其每个通⽤寄存器的宽度为32⽐特；64位架构由RV64表⽰，其每个通⽤寄存器的宽度为64⽐特

RV32G表⽰RV32IMAFD，

RV64G表⽰RV64IMAFD,

C压缩指令的指令编码长度为16⽐特，⽽普通的⾮压缩指令的长度为32⽐特

E嵌⼊式，仅需要⽀持16个通⽤整数寄存器

D必须⽀持F

整数寄存器0被预留为常数0，其他的31个（I架构）或者15个（E架构）为普通的通⽤整数寄存器

D/F浮点模块，则需要另外⼀个独⽴的浮点寄存器组，包含32个通⽤浮点寄存器。如果仅使⽤F模块的浮点指令⼦集，则每个通⽤浮点寄存

器的宽度为32⽐特；如果使⽤了D模块的浮点指令⼦集，则每个通⽤浮点寄存器的宽度为64⽐特

开源CPU-RISC-V架构

标量处理器——Rocket

Rocket是采⽤Chisel（ConstructingHardwareinanScalaEmbeddedLanguage）编写的

UCB设计的⼀款64位、5级流⽔线、单发射顺序执⾏处理器，主要特点有：

⽀持MMU，⽀持分页虚拟内存，所以可以移植Linux操作系统

具有兼容IEEE754-2008标准的FPU

具有分⽀预测功能，具有BTB（BranchPredictionBuff）、BHT（BranchHistoryTable）、RAS（ReturnAddressStack）

超标量乱序执⾏处理器——BOOM

BOOM（BerkeleyOut-of-OrderMachine）是UCB设计的⼀款64位超标量、乱序执⾏处理器，⽀持RV64G，也是采⽤Chisel编写，利⽤

Chisel的优势，只使⽤了9000⾏代码，流⽔线可以划分为六个阶段：取指、译码/重命名/指令分配、发射/读寄存器、执⾏、访存、回写。

借助于Chisel，BOOM是可参数化配置的超标量处理器，可配置的参数包括：

取指、译码、提交、指令发射的宽度

重排序缓存ROB（Re-OrderBuffer）、物理寄存器的⼤⼩

取指令缓存、RAS、BTB、加载、存储队列的深度

有序发射还是⽆序发射

L1cache的路数

MSHRs（MissStatusHandlingRegisters）的⼤⼩

是否使能L2Cache

处理器家族——SHAKTI

SHAKTI[4]是印度理⼯学院的⼀个计划，⽬标是设计⼀系列适合不同应⽤环境的、基于RISC-V的开源处理器，以及⼀些IP核，以便搭建

SoC。这些处理器是E-Class、C-Class、I-Class、M-Class、S-Class、H-Class、T-Class、N-Class，⽬前已经开源的是前三个，使⽤

BluespecSystemVerilog编写

嵌⼊式应⽤处理器——ORCA

PicoRV32是由VectorBlox公司设计的⼀款32位标量处理器，⽬标是应⽤于嵌⼊式领域，采⽤VHDL编写，实现了RV32IM，也可以移除其中

的M扩展，也就是移除乘法除法扩展，从⽽减少芯⽚占⽤资源，甚⾄可以移除与定时器有关的指令，从⽽仅仅实现RV32E

其他开源处理器

（1）RI5CY

RI5CY是由苏黎世联邦理⼯⼤学和波罗尼亚⼤学联合设计的⼀款⼩巧的4级流⽔线开源处理器，实现了RV32IC，以及RV32M中乘法指令

mul，其⽬标是作为并⾏超低功耗处理器项⽬PULP（ParallelUltraLowPower）的处理器核，所以RI5CY在RISC-V的基础上增加了许多扩

展，包括硬件循环、乘累加、⾼级算术指令等。采⽤UMC的65nm⼯艺进⾏流⽚，RI5CY主频可以达到654MHz，动态功耗是

17.5uW/MHz[6]。采⽤SystemVerilog编写。

（2）RIDECORE

RIDECORE(RIsc-vDynamicExecutionC