- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
共
共15页第PAGE1页
文件编号:
产品硬件开发评审流程
编制: 审核:
文档修改历史
日期
日期
版本
作者
修改内容
评审号
变更控
制号
发布日期
01.00.000
目录
1、目的 4
2、适用范围
4
3、评审需求
4
4、评审计划
4
5、评审结果判定 4
6、评审流程图 4
7、附录 5
1、目的:为规范产品硬件的研发评审工作制定此硬件研发评审流程。
2
2、适用范
适用公司产品硬件的研发评审。
3、评审需求:
产品硬件评审可分3部分:硬件原理图评审、 PCB评审、PCBA评审。在硬件开发设计过程中,各个阶段完成后需填写硬件评审申请表提交硬件评审小组,提出评审需求。
4、评审计划:
硬件评审小组根据评审需求制定评审计划书,可参考附录及结合实际情况制定具体的评审项目。
5、评审结果判定:
硬件评审小组在制定评审计划时,需根据相应的审查项目划分权重等级,并明确评定结果的判定标准。评审不通过,需返回开发设计改良或进行风险评估,之后再重新评审。
6、评审流程图:
研发提交硬件评审申请表
研发提交硬件评审申请表
评亩小组制定评审计划书
评审小组进行评审i*评亩不通过 研发改良风险评
评审小组进行
评审
i
评审通过
评亩结束
7、附录:
单元电路评审:针对产品硬件常规设计所涉及的单元电路进行常规性评审,审查各单元
电路是否符合设计标准。请参照下表,审查通过项目请打审查硬件板未涉及到的单元电路模块可不填写。
审查项目审查内容
审查项目
审查内容
审查结果
审查建议
1、审查电路中是否设计电源滤波
电路。
2、审查电路中电源滤波器的形式
()
()
滤波电路
是否有效,是否为单电容型或单电
感型,而未采用n形电源滤波器。
3、对单板的n形电源滤波器参数
进行审查。
1、审查ID电路的形式是否符合规范电路的要求。
2、审查ID电路的参数是否正确。
3、审查ID电路是否有隔离电阻或隔离芯片。
()
()
()
()
()
()
()
()
ID电路
()
()
复位、WDT
(看门狗)电路
(V),审查未通过项目请打(X)。
()
()
1、硬件设计中不推存使用可关闭
的WDT系统,即计数器清零电路应
是单稳电路而非锁存电路。如果设
计为可关闭的WDT刷新时应是关闭
后立即开启,不可使watchdog处
于长期关闭的状态。
()
()
2、WDT设计中,坚决不可使用分
离元件依靠电容充电实现WDT电
路。
3、在WD■设计中,计数时钟应尽
()
()
量取用本板时钟。防止因为其他单
板更换,插拔导致时钟不正常时,本板WDTfe路工作失常。
()
()
4、上电时WDT计数器应可清零。
5、单板设计中有无手动复位开
()
()
关。
6、设计中是否为重要芯片设计供
()
()
软件单独调试的复位口。
7、复位电路中消抖电容的容
()
()
值是否过大。
8、审查WDT输出的复位信号是否接在电源管理芯片的输入,通过电源管理芯片的输出对单板进行复位,而不是用WDT输出的信号直接对单板进行复位。
()()
1、审查咼速信号长线传输中有无 () ()加入匹配。
2、审查匹配形式的正确性,有效 () ()
性。
3、审查匹配参数的正确性。 () ()匹配电路 4、不可在冋一信号线上冋时进行
终端并接与始端串接匹配。 () ()5、审查终端匹配时,信号输出芯
片的驱动能力是否满足。 () ()
6、审查时要结合PCB布线图进行
审查。 () ()
信号时序
1、在不考虑延时的情况下,分析单板的输出信号之间的时序
关系是否满足整机时序指标,最好
是符合理想的时序要求。
2、不考虑延时的情况下,单板对输入时钟的利用是否合理,
所用芯片的输入信号的时序关系是否满足专用芯片对输入信号时序的要求。
3、CPU与外围芯片的时序是
否能可靠配合。包括外围芯片是否能很好支持CPU的读写时序和米用高速CPU寸RAMROM等存储器件
() ()
() ()
() ()
的速度是否与匹配。
CPU
4、可编程逻辑器件接口逻辑设计
是否能使输入信号可靠读入以及其
()
()
输出信号是否能满足其它芯片的时
序要求。在可编程器件选用上,其
速度是否与其他芯片匹配。
5、总线三态时序设计时是否考虑
到各控制信号之间有足够的裕度,
()
()
以防止总线冲突。
1、审查所有芯片的外围电路
()
()
器件应用 的接法正确性。
2、审查对芯片无用脚的处理。 () ()
3、对芯片工作方式的审查。 () ()
1、审查与外围器件
文档评论(0)