原创力文档- 7
- 0
- 约6.82千字
- 约 6页
- 2024-01-10 发布于四川
- 举报
本发明公开了一种抗高频I2C干扰的数字电路，其设置于包含I2C从机的芯片中的I2C接口和I2C解码模块之间，包括侦测模块、计数模块、比较模块和屏蔽模块；其中，侦测模块，在I2CSCL的时钟域下，在指定周期内对SCL信号进行通信时间记时并记录，连接计数模块；计数模块，在osc_clk时钟域即本地时钟域内对侦测模块得到的通信时间使能进行记时统计，并把记时结果输出给比较模块；比较模块，将计数模块得到的数值和本地保存的标准值进行比较，并将比较的结果输出给屏蔽模块；屏蔽模块，根据比较模块得到的结果对外部
(19)国家知识产权局
(12)发明专利申请
(10)申请公布号CN117370254A
(43)申请公布日2024.01.09
(21)申请号202311317881.5
(22)申请日2023.10.12
(71)申请人华东师范大学
地址200241
文档评论（0）