栅极驱动器以及SiC MOSFET栅极驱动.docVIP

栅极驱动器以及SiCMOSFET栅极驱动

碳化硅（SiC）MOSFET的使用促使了多个应用的高效率电力输送，比如电动车快速充电、电源、可再生能源以及电网基础设施。虽然它们的表现比传统的硅（Si）MOSFET和IGBT更为出色，但驱动方式却不尽相同，必须要在设计过程中进行缜密的思考。以下是一些SiC栅极驱动器的一些示例要求：

驱动供电电压包含开通的正压和关断的负压

共模瞬态抗扰度（CMTI）大于100kV/µs

最大工作绝缘电压可达1700V

驱动能力可达10A

传输延迟时间和频道不匹配时间小于10ns

主动米勒钳位

快速短路保护（SCP）（小于1.8µs）

**#1**

对于SiCMOSFET的一般驱动考虑

鉴于这些要求，需要考虑几个栅极驱动器技术。磁耦合驱动器是一个相对成熟的技术，但是在磁场应用中也会成为一个令人关切的问题。电容耦合驱动器具备来自高电压应力和改进后对外部磁场抗扰度的出色保护，同时以最低的延迟提供非常迅捷的开关。但是，这项技术仍然容易受高电场应用问题的影响。作为更为传统的绝缘方式、光耦合非常有效并可提供出色的瞬变和噪音保护，但是由于曝光增加和LED特性，随着时间推进会逐渐减弱。

随着系统功率和频率增加，栅极驱动功率要求也会提高。设计人员应确保驱动器具备足够的驱动能力保证MOSFET完全导通。保持栅极驱动器内部FETRDS(on)处于低位以及更高的电流输送和更快的开关速度，但是总驱动平均功率要求取决于开关频率、总栅极电荷（以及任何其置于栅极上的电容）、栅极电压摆动以及并联SiCMOSFET的数量或P=（FreqxQgxVgs(total)xN）。其中P是平均功率，Freq是开关频率，Qg是总栅极电荷，Vgs(total)是总栅极电压摆动，N是并联数量。

开关时往往存在振荡和过冲，正如图1当中所示的那样，所以需要特别关注器件的最大VGS额定值。对于开通/关断时的驱动电源电压选择，推荐（15V,-3V）以确保安全运行和长期可靠性。驱动电压可以接受±5%的公差。对于带有相对紧凑反馈控制的或带有线性稳压的辅助电源，±5%甚至±2%的公差是可以实现的。

▲图1：开关时显示典型栅极驱动器电压特点图

SiCMOSFET比SiMOSFET开关速度更快，所以SiC栅极驱动器的设计要求能够承受更高dV/dt是非常关键的，因为这会对MOSFET造成振荡和损坏。在硬开关应用中，SiCMOSFET能够产生超过150V/ns的dV/dt，所以推荐使用带有高CMTI额定值的驱动器。

**#2**

一些PCB布局建议及技巧

对称的PCB布局对于并联应用时降低驱动环路内的环流而言非常关键。另外，保证驱动回路和功率回路分开可防止串扰，而增加抑制效应（如栅极电阻器和铁氧体磁珠）可以减小栅极振荡。置于MOSFET栅极和源极之间的小型电容（100pF到1nF）可为高频噪声电流提供低阻抗路径（见图2）。

▲图2：SiCMOSFET抑制噪音和栅极震荡演示

以下是需要考虑的一些附加布局相关的事项：

 保证栅极驱动回路和功率环路分开，尽量不要有任何交叠。

 由于SiC系统中的高di/dt和dV/dt，寄生电感和电容能够对性能和开关行为产生巨大影响。对降低寄生效应的一些建议：

 当选用插件封装MOSFET时尽量使用最短的引脚长度；

 减小驱动芯片到MOSFET的距离；

 在母线和功率地之间放置低阻抗的薄膜电容或者瓷片电容；

 对于直流总线，使用较大的铺铜面积；

 避免开关节点和母线以及其他敏感信号的交叠；

 让高频率磁性材料远离敏感信号；

 让功率环路和栅极驱动器信号分开。

 开关节点上的电容会增加损耗。

 总线环路中的电感增加关闭时的电压过冲。

 栅极回路中的电感和电容降低开关速度和驱动电压的控制。

 并联应用电感或电容的不同会导致不平衡。

**#3**

并联MOSFET可提升设计的功率

并联MOSFET促使大功率设计成为现实（比如交错并联升压转换器）。当用一个驱动器驱动并联MOSFET时，它们的栅极不应直接连在一起，而是将外置的驱动电阻单独应用到每个SiCMOSFET的栅极。杂散电感（范围介于1到15nH之间）也可产生不平衡的震荡电压，但是增加栅极电阻和增加铁氧体磁珠可以增加抑制效应，以帮助降低震荡和开关损耗。并且在每个SiCMOSFET的驱动回路的Kelvinsource添加一个1Ω电阻器可以大幅降低任何可能流动的高峰值电流，以及作为到VGS的自动反馈（见图