EDA期末试卷及答案1 - 试题.docxVIP

2小题10分，第3题9分，共计27分。）19．（8分）分析下面的VHDL的源程序，说明设计电路的功能。libraryieee;useieee.stdlogic1164.all;useieee.stdl．VHDL常用的库是（A）A.IEEEB.STDC.WORKD.PACKAGE14

2小题10分，第3题9分，共计27分。）19．（8分）分析下面的VHDL的源程序，说明设计电路的功能

。libraryieee;useieee.stdlogic1164.all;useieee.stdl

．VHDL常用的库是（A）A.IEEEB.STDC.WORKD.PACKAGE14．下面既是并行语句

faultsymbolB.SimulatorC.CompilerD.TimingAnalyzer13

EDA期末试卷

本大题得分

本大题得分评阅人

一、填空题(本大题共10小题，每空1分，共20分)

1．一般把EDA技术的发展分为MOS时代、CMOS时代和ASIC三个阶段。

2．EDA设计流程包括设计输入、设计实现、实际设计检验和下载编程四个步骤。

3．EDA设计输入主要包括图形输入、HDL文本输入和状态机输入。

4．时序仿真是在设计输入完成之后，选择具体器件并完